RU (11) (51) МПК G06F 13/00 ( )

Save this PDF as:
 WORD  PNG  TXT  JPG

Размер: px
Начинать показ со страницы:

Download "RU (11) (51) МПК G06F 13/00 ( )"

Транскрипт

1 РОССИЙСКАЯ ФЕДЕРАЦИЯ (19) RU (11) (1) МПК G06F 1/00 (06.01) G06F 13/00 (06.01) (13) U1 R U U 1 ФЕДЕРАЛЬНАЯ СЛУЖБА ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ (12) ОПИСАНИЕ ПОЛЕЗНОЙ МОДЕЛИ К ПАТЕНТУ (21)(22) Заявка: 17943, (24) Дата начала отсчета срока действия патента: Дата регистрации: (72) Автор(ы): Воробушков Василий Владимирович (RU), Халиуллин Юлий Халитович (RU) (73) Патентообладатель(и): Акционерное общество "МЦСТ" (RU) (6) Список документов, цитированных в отчете Приоритет(ы): о поиске: RU 1142 U1, RU (22) Дата подачи заявки: U1, RU U1, (4) Опубликовано: Бюл WO 16/09970 A1, WO 16/09 A1, Адрес для переписки: 117, Москва, ул. Нагатинская, 1, стр. 23, для Александрова Александра Владимировича (4) Процессорный модуль (МОНОКУБ) (7) Реферат: Полезная модель относится к вычислительной технике и может быть использована для работы в составе средств вычислительной техники (СВТ) моноблоков, малогабаритных настольных компьютеров и во встраиваемых системах. Техническим результатом является расширение функциональных возможностей за счет обеспечения возможности собирать на его основе офисный компьютер, моноблок, минисервер или сетевое хранилище данных. Процессорный модуль (МОНОКУБ) (фиг. 1) содержит два четырехпортовых хаба универсальной последовательной шины (USB) 1 и 2, восемнадцать портов 1.1, 1.2, 2.1, 4,.1, 7, 8.1, 8.2, 8.3, 8.4, 9.2, 9.,, 12.1, 12.2, 14.2, 16 и 17, микросхему физического уровня Ethernet 3, микросхему физического уровня RS232, аудиокодек 6, двойной порт для аудиовыхода и линейного входа 6.1, двойной порт для микрофонного входа и аудиовыхода 6.2, графический адаптер 9, графический трансмиттер 9.1, два шинных переключателя 9.3 и 14, два ПЗУ 9.4 и 14.1, термоконтроллер 11, энергонезависимую память NVRAM с контроллером часов реального времени 13, элемент питания 1, многофункциональный контроллер КПП 18, микропроцессор Эльбрус2С ил. R U U 1 Стр.: 1

2 R U U 1 R U U 1 Стр.: 2

3 Полезная модель относится к вычислительной технике и может быть использована для работы в составе средств вычислительной техники (СВТ) моноблоков, малогабаритных настольных компьютеров и во встраиваемых системах. Известна «Вычислительная система для интервальных вычислений» [RU 7728 C1, G06F 1/16, ], содержащая три процессора, устройство ввода-вывода, три оперативных запоминающих устройства и блок микропрограммного управления, причем каждый из процессоров содержит арифметико-логический блок и блок локальной памяти, отличающаяся тем, что в систему введены шесть коммутаторов и блок постоянной памяти, причем информационные входы-выходы системы соединены соответственно с информационными входами-выходами первой группы устройства ввода-вывода, информационные входы-выходы второй, третьей и четвертой групп которого соединены соответственно с информационными входами-выходами первого, второго и третьего оперативных запоминающих устройств, вход кода операции системы соединен с информационным входом блока микропрограммного управления, выходы групп с первой по пятую блока микропрограммного управления соединены соответственно с управляющими входами первого оперативного запоминающего устройства, с входом кода микрокоманды первого процессора, с управляющими входами второго и третьего оперативных запоминающих устройств, с входами кода микрокоманды второго и третьего процессоров и с управляющими входами устройства ввода-вывода, первый, второй и третий выходы первого процессора соединены соответственно с первым и вторым адресными входами блока постоянной памяти и с информационным входом первого оперативного запоминающего устройства, выход которого соединен с информационным входом первого процессора, первые выходы второго и третьего процессоров соединены соответственно с информационными входами второго и третьего оперативных запоминающих устройств, выходы которых соединены соответственно с первыми и вторыми информационными входами коммутаторов с первого по четвертый, выходы первого и второго коммутаторов соединены соответственно с информационными входами пятого коммутатора, выход которого соединен с первым информационным входом второго процессора, выходы третьего и четвертого коммутаторов соединены соответственно с информационными входами шестого коммутатора, выход которого соединен с первым информационным входом третьего процессора, второй выход второго процессора соединен со вторым информационным входом третьего процессора, второй выход третьего процессора соединен со вторым информационным входом второго процессора, выход блока микропрограммного управления соединен с управляющими входами пятого и шестого коммутаторов и с первыми управляющими входами второго и третьего процессоров, первый выход блока постоянной памяти соединен с управляющим входом первого коммутатора и со вторым управляющим входом второго процессора, второй выход блока постоянной памяти соединен с управляющим входом третьего коммутатора и со вторым управляющим входом третьего процессора, третий выход блока постоянной памяти соединен с управляющим входом второго коммутатора и с третьим управляющим входом второго процессора, четвертый выход блока постоянной памяти соединен с управляющим входом четвертого коммутатора и с третьим управляющим входом третьего процессора, причем в первый процессор введены первый и второй сдвигающие регистры, при этом в первом процессоре вход кода микрокоманды соединен соответственно с входом кода операции арифметико-логического узла, с управляющими входами первого и второго сдвигающих регистров, с управляющим входом блока локальной памяти, выход которого соединен с первым информационным входом Стр.: 3

4 арифметико-логического узла, второй информационный вход которого соединен с информационным входом первого процессора, первый и второй выходы арифметикологического узла соединены соответственно с информационными входами первого и второго сдвигающих регистров, выходы которых соединены соответственно с первым и вторым выходами первого процессора, третий выход арифметико-логического узла соединен с информационным входом локальной памяти и с третьим выходом первого процессора, при этом во второй и третий процессоры введены по три коммутатора, причем во втором и третьем процессорах входы кода микрокоманды соединены соответственно с входом кода операции арифметико-логического узла, с управляющим входом блока локальной памяти, выход арифметико-логического узла соединен с информационным входом блока локальной памяти и с первым выходом процессора, первый информационный вход которого соединен с первым информационным входом арифметико-логического узла, выход блока локальной памяти соединен со вторым выходом процессора и с первыми информационными входами первого и второго коммутаторов, выходы которых соединены соответственно с информационными входами третьего коммутатора, выход которого соединен со вторым информационным входом арифметико-логического узла, второй информационный вход процессора соединен со вторыми информационными входами первого и второго коммутаторов, первый, второй и третий управляющие входы процессора соединены соответственно с управляющими входами первого, второго и третьего коммутаторов. Недостатком данной системы является отсутствие возможности осуществлять информационный обмен данными с внешними устройствами. Наиболее близким к заявляемому является вычислительный модуль многопроцессорной крейтовой системы и многопроцессорная система из этих модулей [РФ 1142 U1, G06F 1/16,.04.1], включающий печатную плату и размещенные на ней: процессор с выводом межпроцессорных каналов, подключенный к оперативной памяти, а также к контроллеру периферийных интерфейсов посредством шины вводавывода, контроллер периферийных интерфейсов с подключением к нему шин периферийных интерфейсов, оперативную память, соединители для подключения к коммутационной панели, выполненные с возможностью подключения межпроцессорных каналов и шин периферийных интерфейсов к коммутационной панели, постоянное запоминающее устройство с записанной в нем программой начальной загрузки. Недостатком данного устройства является отсутствие возможности собирать на его основе офисный компьютер, моноблок, мини-сервер или сетевое хранилище данных. Техническим результатом является расширение функциональных возможностей за счет обеспечения возможности собирать на его основе офисный компьютер, моноблок, мини-сервер или сетевое хранилище данных. Технический результат достигается тем, что в процессорный модуль (МОНОКУБ), содержащий процессор, подключенный к оперативной памяти, шины ввода-вывода, контроллер периферийных интерфейсов (КПИ), ПЗУ и один порт, введено то, что в качестве процессора используется микропроцессор Эльбрус2С+, в него дополнительно введены восемнадцать портов, микросхема физического уровня Ethernet, микросхема физического уровня RS232, аудиокодек, двойной порт для аудиовыхода и линейного входа, двойной порт для микрофонного входа и аудиовыхода, графический адаптер, графический трансмиттер, два шинных переключателя, два ПЗУ, термоконтроллер, энергонезависимая память NVRAM с контроллером часов реального времени, элемент питания, микропроцессор Эльбрус2С+, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входом-выходом многофункционального Стр.: 4

5 контроллера КПИ, первый двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами первого и второго четырехпортовых USB хаб, первый двухсторонний вход-выход первого четырехпортового USB хаб соединен с двухсторонним входом-выходом первого порта, второй двухсторонний вход-выход первого четырехпортового USB хаб соединен с двухсторонним входом-выходом второго порта, первый двухсторонний вход-выход второго четырехпортового USB хаб соединен с двухсторонним входом-выходом третьего порта, второй двухсторонний вход-выход второго четырехпортового USB хаб соединен с первым двухсторонним входом-выходом четвертого порта, второй двухсторонний вход-выход которого соединен с первым двухсторонним входомвыходом микросхемы физического уровня Ethernet, второй двухсторонний вход-выход которой соединен со вторым двухсторонним входом-выходом многофункционального контроллера КПИ, третий двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом физического уровня RS232, второй двухсторонний вход-выход которого соединен с двухсторонним входом-выходом пятого порта, четвертый двухсторонний вход-выход многофункционального контроллера КПИ соединен с двухсторонним входом-выходом аудиокодека, первый выход которого соединен с двойным портом для аудиовыхода и линейного входа, выход которого соединен с первым входом аудиокодека, второй выход которого соединен с двойным портом для микрофонного входа и аудиовыхода, выход которого соединен со вторым входом аудиокодека, двухсторонний вход-выход шестого порта соединен с пятым двухсторонним входом-выходом многофункционального контроллера КПИ, шестой двухсторонний вход-выход которого соединен с двухсторонними входами-выходами с седьмого по десятый портами, седьмой двухсторонний вход-выход многофункционального контроллера КПИ соединен с двухсторонним входом-выходом графического адаптера, первый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом графического трансмиттера, двухсторонний входвыход которого соединен с первым двухсторонним входом-выходом одиннадцатого порта, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом графического адаптера, третий двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом первого шинного переключателя, второй двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами ПЗУ и двенадцатого порта, восьмой двухсторонний вход-выход многофункционального контроллера КПИ соединен с первым двухсторонним входомвыходом тринадцатого порта, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом четырнадцатого порта, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом микропроцессора Эльбрус2С+, четвертый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом термоконтроллера, второй двухсторонний вход-выход которого соединен с девятым двухсторонним входом-выходом многофункционального контроллера КПИ, одиннадцатый двухсторонний вход-выход которого соединен с двухсторонним входом-выходом энергонезависимой памяти NVRAM с контроллером часов реального времени, вход которой соединен с выходом элемента питания и входом второго ПЗУ, двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами шестнадцатого порта и вторым двухсторонним входом-выходом второго шинного переключателя, первый двухсторонний вход-выход которого соединен с одиннадцатым двухсторонним входомвыходом многофункционального контроллера КПИ, двенадцатый двухсторонний Стр.:

6 вход-выход которого соединен с семнадцатым двухсторонним входом-выходом порта, двухсторонний вход-выход восемнадцатого порта соединен с пятым двухсторонним входом-выходом микропроцессора Эльбрус2С+, третий двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом пятнадцатого порта, первый двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом тринадцатого порта, причем многофункциональный контроллер КПИ содержит системный коммутатор, контроллер интерфейса обмена IOH с системой, модуль обработки потерянных пакетов, контроллер Ethernet, контроллер SATA, контроллер IDE, контроллеры SPI, I2C, I/O APIC, PIC, timer, контроллеры IEEE1284, RS232, контроллеры АС97, GPIO, контроллер USB, контроллер шины PCI, контроллер шины PCI-Express, блок регистров контроллера IOH, двухсторонний вход-выход которого соединен с двенадцатым двухсторонним входом-выходом системного коммутатора, первый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера интерфейса обмена IOH с системой, два первых двухсторонних входа-выхода которого соединены каждый отдельно с двухсторонними входами-выходами многофункционального контроллера КПИ, второй двухсторонний вход-выход системного коммутатора соединен с двухсторонним входомвыходом модуля обработки потерянных пакетов, третий двухсторонний вход-выход системного коммутатора соединен с первым двухсторонним входом-выходом контроллера Ethernet, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом многофункционального контроллера КПИ, четыре третьих двухсторонних входа-выхода которого соединены каждый отдельно со вторым, третьим, четвертым и пятым двухсторонними входами-выходами контроллера SATA, первый двухсторонний вход-выход которого соединен с четвертым двухсторонним входом-выходом системного коммутатора, пятый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера IDE, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя четвертыми двухсторонними входами-выходами многофункционального контроллера КПИ, пятый и шестой двухсторонние входы-выходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров SPI, I2C, I/O APIC, PIC, timer, первый двухсторонний вход-выход которых соединен с шестым двухсторонним входом-выходом системного коммутатора, седьмой двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллеров IEEE1284, RS232, второй и третий двухсторонние входы-выходы которых соединены каждый отдельно с седьмым и восьмым двухсторонними входами-выходами многофункционального контроллера КПИ, девятый и десятый двухсторонние входывыходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров АС97, GPIO, первый двухсторонний вход-выход которого соединен с восьмым двухсторонним входом-выходом системного коммутатора, девятый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера USB, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя одиннадцатыми двухсторонними входами-выходами многофункционального контроллера КПИ, двенадцатый двухсторонний вход-выход которого соединен со вторым двухсторонним входомвыходом контроллера шины PCI, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входом-выходом системного коммутатора, одиннадцатый двухсторонний вход-выход которого соединен с первым двухсторонним входомвыходом контроллера шины PCI-Express, второй двухсторонний вход-выход которого Стр.: 6

7 соединен с тринадцатым двухсторонним входом-выходом многофункционального контроллера КПИ. Введение указанных дополнительных элементов и последовательности их соединения позволяет обеспечить возможность собирать на его основе офисный компьютер, моноблок, мини-сервер или сетевое хранилище данных. На фиг. 1 представлена блок-схема процессорного модуля (МОНОКУБ). На фиг. 2 представлена блок-схема многофункционального контроллера КПИ. Процессорный модуль (МОНОКУБ) (фиг. 1) содержит два четырехпортовых хаба универсальной последовательной шины (USB) 1 и 2, восемнадцать портов 1.1, 1.2, 2.1, 4,.1, 7, 8.1, 8.2, 8.3, 8.4, 9.2, 9.,, 12.1, 12.2, 14.2, 16 и 17, микросхему физического уровня Ethernet 3, микросхему физического уровня RS232, аудиокодек 6, двойной порт для аудиовыхода и линейного входа 6.1, двойной порт для микрофонного входа и аудиовыхода 6.2, графический адаптер 9, графический трансмиттер 9.1, два шинных переключателя 9.3 и 14, два ПЗУ 9.4 и 14.1, термоконтроллер 11, энергонезависимую память NVRAM с контроллером часов реального времени 13, элемент питания 1, многофункциональный контроллер КПИ 18, микропроцессор Эльбрус2С+ 19. Многофункциональный контроллер КПИ 18 (фиг. 2) содержит системный коммутатор, контроллер интерфейса обмена IOH с системой 21, модуль обработки потерянных пакетов 22, контроллер Ethernet 23, контроллер SATA 24, контроллер IDE 2, контроллеры SPI, I2C, I/O APIC, PIC, timer 26, контроллеры IEEE 1284, RS232 27, контроллеры АС97, GPIO 28, контроллер USB 29, контроллер шины PCI, контроллер шины PCI-Express 31, блок регистров контроллера IOH 32. Процессорный модуль (МОНОКУБ) (фиг. 1) содержит два четырехпортовых хаба универсальной последовательной шины (USB) 1 и 2, восемнадцать портов 1.1, 1.2, 2.1, 4,.1, 7, 8.1, 8.2, 8.3, 8.4, 9.2, 9.,, 12.1, 12.2, 14.2, 16 и 17, микросхему физического уровня Ethernet 3, микросхему физического уровня RS232, аудиокодек 6, двойной порт для аудиовыхода и линейного входа 6.1, двойной порт для микрофонного входа и аудиовыхода 6.2, графический адаптер 9, графический трансмиттер 9.1, два шинных переключателя 9.3 и 14, два ПЗУ 9.4 и 14.1, термоконтроллер 11, энергонезависимую память NVRAM с контроллером часов реального времени 13, элемент питания 1, многофункциональный контроллер КПИ 18, микропроцессор Эльбрус2С+ 19, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входомвыходом многофункционального контроллера КПИ 18, первый двухсторонний входвыход которого соединен с объединенными двухсторонними входами-выходами первого и второго четырехпортовых USB хаб 1 и 2, первый двухсторонний вход-выход первого четырехпортового USB хаб 1 соединен с двухсторонним входом-выходом первого порта 1.1, второй двухсторонний вход-выход первого четырехпортового USB хаб 1 соединен с двухсторонним входом-выходом второго порта 1.2, первый двухсторонний вход-выход второго четырехпортового USB хаб 2 соединен с двухсторонним входомвыходом третьего порта 2.1, второй двухсторонний вход-выход второго четырехпортового USB хаб 2 соединен с первым двухсторонним входом-выходом четвертого порта 4, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом микросхемы физического уровня Ethernet 3, второй двухсторонний вход-выход которой соединен со вторым двухсторонним входомвыходом многофункционального контроллера КПИ 18, третий двухсторонний входвыход которого соединен с первым двухсторонним входом-выходом физического уровня RS232, второй двухсторонний вход-выход которого соединен с двухсторонним входом-выходом пятого порта.1, четвертый двухсторонний вход-выход Стр.: 7

8 многофункционального контроллера КПИ 18 соединен с двухсторонним входомвыходом аудиокодека 6, первый выход которого соединен с двойным портом для аудиовыхода и линейного входа 6.1, выход которого соединен с первым входом аудиокодека 6, второй выход которого соединен с двойным портом для микрофонного входа и аудиовыхода 6.2, выход которого соединен со вторым входом аудиокодека 6, двухсторонний вход-выход шестого порта 7 соединен с пятым двухсторонним входомвыходом многофункционального контроллера КПИ 18, шестой двухсторонний входвыход которого соединен с двухсторонними входами-выходами с седьмого по десятый портами 8.1, 8.2, 8.3 и 8.4, седьмой двухсторонний вход-выход многофункционального контроллера КПИ 18 соединен с двухсторонним входом-выходом графического адаптера 9, первый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом графического трансмиттера 9.1, двухсторонний входвыход которого соединен с первым двухсторонним входом-выходом одиннадцатого порта 9.2, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом графического адаптера 9, третий двухсторонний входвыход которого соединен с первым двухсторонним входом-выходом первого шинного переключателя 9.3, второй двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами ПЗУ 9.4 и двенадцатого порта 9., восьмой двухсторонний вход-выход многофункционального контроллера КПИ 18 соединен с первым двухсторонним входом-выходом тринадцатого порта, второй двухсторонний вход-выход которого соединен с первым двухсторонним входомвыходом четырнадцатого порта 12.1, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом микропроцессора Эльбрус2С+ 19, четвертый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом термоконтроллера 11, второй двухсторонний вход-выход которого соединен с девятым двухсторонним входом-выходом многофункционального контроллера КПИ 18, одиннадцатый двухсторонний вход-выход которого соединен с двухсторонним входом-выходом энергонезависимой памяти NVRAM с контроллером часов реального времени 13, вход которой соединен с выходом элемента питания 1 и входом второго ПЗУ 14.1, двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами шестнадцатого порта 14.2 и вторым двухсторонним входом-выходом второго шинного переключателя 14, первый двухсторонний вход-выход которого соединен с одиннадцатым двухсторонним входомвыходом многофункционального контроллера КПИ 18, двенадцатый двухсторонний вход-выход которого соединен с семнадцатым двухсторонним входом-выходом порта 16, двухсторонний вход-выход восемнадцатого порта 17 соединен с пятым двухсторонним входом-выходом микропроцессора Эльбрус2С+ 19, третий двухсторонний вход-выход которого соединен со вторым двухсторонним входомвыходом пятнадцатого порта 12.2, первый двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом тринадцатого порта, причем многофункциональный контроллер КПИ 18 содержит системный коммутатор, контроллер интерфейса обмена IOH с системой 21, модуль обработки потерянных пакетов 22, контроллер Ethernet 23, контроллер SATA 24, контроллер IDE 2, контроллеры SPI, I2C, I/O APIC, PIC, timer 26, контроллеры IEEE 1284, RS232 27, контроллеры АС97, GPIO 28, контроллер USB 29, контроллер шины PCI, контроллер шины PCI-Express 31, блок регистров контроллера IOH 32, двухсторонний вход-выход которого соединен с двенадцатым двухсторонним входом-выходом системного коммутатора, первый двухсторонний вход-выход которого соединен с первым Стр.: 8

9 двухсторонним входом-выходом контроллера интерфейса обмена IOH с системой 21, два первых двухсторонних входа-выхода которого соединены каждый отдельно с двухсторонними входами-выходами многофункционального контроллера КПИ 18, второй двухсторонний вход-выход системного коммутатора соединен с двухсторонним входом-выходом модуля обработки потерянных пакетов 22, третий двухсторонний вход-выход системного коммутатора соединен с первым двухсторонним входом-выходом контроллера Ethernet 23, второй двухсторонний входвыход которого соединен со вторым двухсторонним входом-выходом многофункционального контроллера КПИ 18, четыре третьих двухсторонних входавыхода которого соединены каждый отдельно со вторым, третьим, четвертым и пятым двухсторонними входами-выходами контроллера SATA 24, первый двухсторонний вход-выход которого соединен с четвертым двухсторонним входом-выходом системного коммутатора, пятый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера IDE 2, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя четвертыми двухсторонними входами-выходами многофункционального контроллера КПИ 18, пятый и шестой двухсторонние входы-выходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров SPI, I2C, I/O APIC, PIC, timer 26, первый двухсторонний вход-выход которых соединен с шестым двухсторонним входом-выходом системного коммутатора, седьмой двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллеров IEЕЕ 1284, RS232 27, второй и третий двухсторонние входы-выходы которых соединены каждый отдельно с седьмым и восьмым двухсторонними входами-выходами многофункционального контроллера КПИ 18, девятый и десятый двухсторонние входывыходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров АС97, GPIO 28, первый двухсторонний вход-выход которого соединен с восьмым двухсторонним входом-выходом системного коммутатора, девятый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера USB 29, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя одиннадцатыми двухсторонними входами-выходами многофункционального контроллера КПИ 18, двенадцатый двухсторонний вход-выход которого соединен со вторым двухсторонним входомвыходом контроллера шины PCI, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входом-выходом системного коммутатора, одиннадцатый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера шины PCI-Express 31, второй двухсторонний вход-выход которого соединен с тринадцатым двухсторонним входом-выходом многофункционального контроллера КПИ 18. Процессорный модуль (МОНОКУБ) (фиг. 1) работает следующим образом. Процессорный модуль (МОНОКУБ) является системной (материнской) платой, выполненной в форм-факторе mini-itx. Благодаря стандартному конструктиву, небольшим размерам и большому количеству поддерживаемых интерфейсов, плата МОНОКУБ, устанавливаемая в различные типы корпусов, имеет широкий круг применений. При работе модуля его элементы выполняют следующие функции. Четыре порта SATA 8.1, 8.2, 8.3, 8.4 являются высокоскоростными последовательными каналами и предназначены для подключения устройств по интерфейсу SATA. Порт IDE 7 является параллельным интерфейсом и предназначен для подключения Стр.: 9

10 накопителей по интерфейсу IDE. Порты USB 2.1, 4, а также порты USB 1.1, 1.2 предназначены для подключения USBустройств. Порт RS232.1 реализуют подключение устройств по интерфейсу RS232. Порт Ethernet 4 обеспечивает подключение сетевых или иных устройств по интерфейсу Ethernet через порт типа RJ4. Двойные порты для аудиовыхода и линейного входа 6.1, а также двойные порты для микрофонного входа и аудиовыхода 6.2 через переходник предназначены для приема и передачи аудиоинформации. Аудиокодек 6 выполняет преобразование аудиосигналов. Аудиокодек на аппаратном уровне представляет собой отдельную микросхему CS4299JQZ, которая кодирует и декодирует аналоговый звуковой сигнал в цифровой сигнал и наоборот при помощи аналогово-цифрового и цифроаналогового преобразователей. Цифроаналоговая конвертация происходит, когда компьютер посылает звук на внешние динамики, а аналого-цифровая конвертация происходит, когда звук подается на компьютер извне. Микросхема физического уровня Ethernet (3) позволяет другим микросхемам канального уровня, так называемым MAC, подключиться к физической среде передачи, такой как медный кабель, причем второй уровень сетевой модели OSI, предназначенный для передачи данных узлам, находится в том же сегменте локальной сети. Стандартная микросхема физического уровня включает в себя модули подуровня физического кодирования и подуровня среды передачи. Модуль подуровня физического кодирования выполняет функции кодирования и декодирования передаваемого и принимаемого потока данных. Целью кодирования является упрощение процесса восстановления потока данных приемником. Порт предназначен для подключения на шину ввода-вывода PCI-Express х8 периферийных устройств. Встроенный графический адаптер 9 предназначен для подключения видеомонитора по стандарту DVI. Встроенный графический трансмиттер 9.1 позволяет подключить видеомонитор по стандарту VGA через переходник. Порт JTAG 16 предназначен для подключения средств диагностики и отладки контроллера КПИ. Порт JTAG 17 предназначен для подключения средств диагностики и отладки процессора. Физический уровень RS232 () является многоканальным драйвером (приемопередатчиком) и предназначен для подключения устройств по стандарту RS232. Элемент питания 1 предназначен для поддержки работы часов реального времени в отсутствие внешнего питания. Второе ПЗУ 14.1 является энергонезависимой памятью и предназначено для хранения файла программы начального загрузчика. Порт 9. предназначен для подключения устройства загрузки файл программы начального загрузчика в ПЗУ Два порта 12.1 и 12.2 являются портами модуля ОЗУ и предназначены для установки двухсторонних модулей памяти (DIMM). Микропроцессор Эльбрус2С+ 19 представляет собой программно-управляемое универсальное устройство для цифровой обработки дискретной и (или) аналоговой информации и управления процессом этой обработки, построенное на одной или нескольких больших интегральных схемах (БИС). В процессорном модуле МОНОКУБ реализовано 2 канала оперативной памяти Стр.:

11 DDR2 12.1, 12.2 с возможностью работы на максимальной проектной частоте контроллеров памяти микропроцессора 0 МГц. На каждом канале ОЗУ предусмотрено установка одного модуля оперативной памяти объемом до 4 Гб. Таким образом, суммарный объем оперативной памяти изделия может составить 8 Гб. Для работы с периферией (внешними каналами обмена) модуля микропроцессор посредством канала IOLink соединен с контроллером периферийных интерфейсов КПИ, при реализации которого используется микросхема (1991ВГ1Я), так называемый «южный мост» - контроллер-концентратор, связывающий периферийные устройства и шины с центральным процессором. Микропроцессор «Эльбрус-2С+» (1891ВМ7Я) - гетерогенный многоядерный процессор компании с архитектурой «Эльбрус» на основе архитектуры широкого командного слова (VLIW). Представляет собой систему на кристалле. Работает на тактовой частоте 00 МГц при технологических нормах 90 нм. Содержит 2 ядра архитектуры «Эльбрус» и 4 ядра цифровых сигнальных процессоров (DSP) Микропроцессор декодирует и отправляет на исполнение до 23 операций за такт. Таким образом, на основе процессорного модуля МОНОКУБ обеспечивается возможность собирать на его основе офисный компьютер, моноблок, мини-сервер или сетевое хранилище данных. (7) Формула полезной модели 1. Процессорный модуль (МОНОКУБ), содержащий процессор, подключенный к оперативной памяти, шины ввода-вывода, контроллер периферийных интерфейсов (КПИ), отличающийся тем, что в качестве процессора используется микропроцессор Эльбрус2С+, в него дополнительно введены восемнадцать портов, микросхема физического уровня Ethernet, микросхема физического уровня RS232, аудиокодек, двойной порт для аудиовыхода и линейного входа, двойной порт для микрофонного входа и аудиовыхода, графический адаптер, графический трансмиттер, два шинных переключателя, два ПЗУ, термоконтроллер, энергонезависимая память NVRAM с контроллером часов реального времени, элемент питания, микропроцессор Эльбрус2С+, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входомвыходом многофункционального контроллера КПИ, первый двухсторонний входвыход которого соединен с объединенными двухсторонними входами-выходами первого и второго четырехпортовых USB хаб, первый двухсторонний вход-выход первого четырехпортового USB хаб соединен с двухсторонним входом-выходом первого порта, второй двухсторонний вход-выход первого четырехпортового USB хаб соединен с двухсторонним входом-выходом второго порта, первый двухсторонний вход-выход второго четырехпортового USB хаб соединен с двухсторонним входом-выходом третьего порта, второй двухсторонний вход-выход второго четырех портового USB хаб соединен с первым двухсторонним входом-выходом четвертого порта, второй двухсторонний вход-выход которого соединен с первым двухсторонним входомвыходом микросхемы физического уровня Ethernet, второй двухсторонний вход-выход которой соединен со вторым двухсторонним входом-выходом многофункционального контроллера КПИ, третий двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом физического уровня RS232, второй двухсторонний вход-выход которого соединен с двухсторонним входом-выходом пятого порта, четвертый двухсторонний вход-выход многофункционального контроллера КПИ соединен с двухсторонним входом-выходом аудиокодека, первый выход которого соединен с двойным портом для аудиовыхода и линейного входа, выход которого соединен с первым входом аудиокодека, второй выход которого соединен с двойным Стр.: 11

12 портом для микрофонного входа и аудиовыхода, выход которого соединен со вторым входом аудиокодека, двухсторонний вход-выход шестого порта соединен с пятым двухсторонним входом-выходом многофункционального контроллера КПИ, шестой двухсторонний вход-выход которого соединен с двухсторонними входами-выходами с седьмого по десятый портов, седьмой двухсторонний вход-выход многофункционального контроллера КПИ соединен с двухсторонним входом-выходом графического адаптера, первый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом графического трансмиттера, двухсторонний входвыход которого соединен с первым двухсторонним входом-выходом одиннадцатого порта, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом графического адаптера, третий двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом первого шинного переключателя, второй двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами ПЗУ и двенадцатого порта, восьмой двухсторонний вход-выход многофункционального контроллера КПИ соединен с первым двухсторонним входомвыходом тринадцатого порта, второй двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом четырнадцатого порта, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом микропроцессора Эльбрус2С+, четвертый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом термоконтроллера, второй двухсторонний вход-выход которого соединен с девятым двухсторонним входом-выходом многофункционального контроллера КПИ, одиннадцатый двухсторонний вход-выход которого соединен с двухсторонним входом-выходом энергонезависимой памяти NVRAM с контроллером часов реального времени, вход которой соединен с выходом элемента питания и входом второго ПЗУ, двухсторонний вход-выход которого соединен с объединенными двухсторонними входами-выходами шестнадцатого порта и вторым двухсторонним входом-выходом второго шинного переключателя, первый двухсторонний вход-выход которого соединен с одиннадцатым двухсторонним входомвыходом многофункционального контроллера КПИ, двенадцатый двухсторонний вход-выход которого соединен с семнадцатым двухсторонним входом-выходом порта, двухсторонний вход-выход восемнадцатого порта соединен с пятым двухсторонним входом-выходом микропроцессора Эльбрус2С+, третий двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом пятнадцатого порта, первый двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом тринадцатого порта. 2. Процессорный модуль (МОНОКУБ) по п. 1, отличающийся тем, что многофункциональный контроллер КПИ содержит системный коммутатор, контроллер интерфейса обмена IOH с системой, модуль обработки потерянных пакетов, контроллер Ethernet, контроллер SATA, контроллер IDE, контроллеры SPI, I2C, I/O APIC, PIC, timer, контроллеры IEEE1284, RS232, контроллеры АС97, GPIO, контроллер USB, контроллер шины PCI, контроллер шины PCI-Express, блок регистров контроллера IOH, двухсторонний вход-выход которого соединен с двенадцатым двухсторонним входомвыходом системного коммутатора, первый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера интерфейса обмена IOH с системой, два первых двухсторонних входа-выхода которого соединены каждый отдельно с двухсторонними входами-выходами многофункционального контроллера КПИ, второй двухсторонний вход-выход системного коммутатора соединен с двухсторонним входом-выходом модуля обработки потерянных пакетов, третий Стр.: 12

13 1 2 двухсторонний вход-выход системного коммутатора соединен с первым двухсторонним входом-выходом контроллера Ethernet, второй двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом многофункционального контроллера КПИ, четыре третьих двухсторонних входа-выхода которого соединены каждый отдельно со вторым, третьим, четвертым и пятым двухсторонними входамивыходами контроллера SATA, первый двухсторонний вход-выход которого соединен с четвертым двухсторонним входом-выходом системного коммутатора, пятый двухсторонний вход-выход которого соединен с первым двухсторонним входомвыходом контроллера IDE, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя четвертыми двухсторонними входами-выходами многофункционального контроллера КПИ, пятый и шестой двухсторонние входывыходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров SPI, I2C, I/O APIC, PIC, timer, первый двухсторонний вход-выход которых соединен с шестым двухсторонним входом-выходом системного коммутатора, седьмой двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллеров IEEE1284, RS232, второй и третий двухсторонние входы-выходы которых соединены каждый отдельно с седьмым и восьмым двухсторонними входами-выходами многофункционального контроллера КПИ, девятый и десятый двухсторонние входы-выходы которого соединены каждый отдельно со вторым и третьим двухсторонними входами-выходами контроллеров АС97, GPIO, первый двухсторонний вход-выход которого соединен с восьмым двухсторонним входом-выходом системного коммутатора, девятый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера USB, второй и третий двухсторонние входы-выходы которого соединены каждый отдельно с двумя одиннадцатыми двухсторонними входами-выходами многофункционального контроллера КПИ, двенадцатый двухсторонний вход-выход которого соединен со вторым двухсторонним входом-выходом контроллера шины PCI, первый двухсторонний вход-выход которого соединен с десятым двухсторонним входом-выходом системного коммутатора, одиннадцатый двухсторонний вход-выход которого соединен с первым двухсторонним входом-выходом контроллера шины PCI-Express, второй двухсторонний вход-выход которого соединен с тринадцатым двухсторонним входом-выходом многофункционального контроллера КПИ. 3 4 Стр.: 13

14 1 2 Стр.: 14

15 Стр.: 1

Архитектурные особенности и области применения современных российских микропроцессоров семейств Эльбрус и МЦСТ-R. Волконский В.Ю.

Архитектурные особенности и области применения современных российских микропроцессоров семейств Эльбрус и МЦСТ-R. Волконский В.Ю. Архитектурные особенности и области применения современных российских микропроцессоров семейств Эльбрус и МЦСТ-R Волконский В.Ю., ЗАО «МЦСТ» Современные российские микросхемы космического и специального

Подробнее

Календарно-тематический план «Микропроцессорные системы» Лекции

Календарно-тематический план «Микропроцессорные системы» Лекции Календарно-тематический план «Микропроцессорные системы» Лекции п/п Наименование раздела дисциплины Содержание раздела Преподаватель 1. Основы организации и задачи проектирования микропроцессорных систем

Подробнее

СОСТАВ И НАЗНАЧЕНИЕ ЭЛЕМЕНТОВ КОМПЬЮТЕРА

СОСТАВ И НАЗНАЧЕНИЕ ЭЛЕМЕНТОВ КОМПЬЮТЕРА СОСТАВ И НАЗНАЧЕНИЕ ЭЛЕМЕНТОВ КОМПЬЮТЕРА Термин «компьютер» происходит от английского слова Computer вычислитель, т.е. программируемое электронное устройство, предназначенное для автоматизированной обработки

Подробнее

Модульная организация компьютера опирается на магистральный (шинный) принцип обмена информацией между устройствами.

Модульная организация компьютера опирается на магистральный (шинный) принцип обмена информацией между устройствами. В основу архитектуры современных персональных компьютеров положен магистрально-модульный принцип. Модульность позволяет потребителю самому комплектовать нужную ему конфигурацию компьютера и производить

Подробнее

RU (11) (51) МПК G05B 11/01 ( ) B64C 13/10 ( )

RU (11) (51) МПК G05B 11/01 ( ) B64C 13/10 ( ) РОССИЙСКАЯ ФЕДЕРАЦИЯ (19) RU (11) (51) МПК G05B 11/01 (2006.01) B64C 13/10 (2006.01) 2 610 851 (13) C1 ФЕДЕРАЛЬНАЯ СЛУЖБА ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ (12) ФОРМУЛА ИЗОБРЕТЕНИЯ К ПАТЕНТУ РОССИЙСКОЙ

Подробнее

Модуль 2. Архитектура компьютера

Модуль 2. Архитектура компьютера Модуль 2. Архитектура компьютера 1. Совокупность устройств, предназначенных для автоматической или автоматизированной обработки информации это: 1) информационная система 2) информационные технологии 3)

Подробнее

УСТРОЙСТВА И НАЗНАЧЕНИЯ МАТЕРИНСКОЙ ПЛАТЫ

УСТРОЙСТВА И НАЗНАЧЕНИЯ МАТЕРИНСКОЙ ПЛАТЫ УСТРОЙСТВА И НАЗНАЧЕНИЯ МАТЕРИНСКОЙ ПЛАТЫ Затулин А.Г. Балаковский инженерно-технологический институт филиал «Национального исследовательского ядерного университета «МИФИ» Балаково, Россия Zatulin A.G.

Подробнее

Организация сетевого взаимодействия в вычислительных кластерах семейства «Эльбрус»

Организация сетевого взаимодействия в вычислительных кластерах семейства «Эльбрус» Организация сетевого взаимодействия в вычислительных кластерах семейства «Эльбрус» Авторы: Белянин Игорь Валерьевич Петраков Павел Юрьевич Докладчик: Белянин Игорь Валерьевич АО «МЦСТ» 9 февраля 06 О компании

Подробнее

«Системы на кристалле с архитектурой КОМДИВ»

«Системы на кристалле с архитектурой КОМДИВ» Технологии QNX и ЗОСРВ «Нейтрино» в России Москва, 19 апреля 2016 «Системы на кристалле с архитектурой КОМДИВ» Сергей Аряшев, ФГУ ФНЦ НИИСИ РАН Изделия ФГУ ФНЦ НИИСИ РАН Основной заказчик Министерство

Подробнее

«Защищенная ОСРВ для российских процессоров»

«Защищенная ОСРВ для российских процессоров» Семинар «Российские информационные технологии ответственного назначения» «Защищенная ОСРВ для российских процессоров» Андрей Сеньков, ООО «СВД Встраиваемые Системы» ЗОСРВ «Нейтрино» КПДА.10964-01 программная

Подробнее

Лекция 5: Функциональные компоненты СУ: преобразующее устройство

Лекция 5: Функциональные компоненты СУ: преобразующее устройство Лекция 5: Функциональные компоненты СУ: преобразующее устройство Гончаров Олег Игоревич Факультет вычислительной математики и кибернетики, Московский государственный университет имени М.В. Ломоносова 2013

Подробнее

Состояние и перспективы развития отечественной микропроцессорной аппаратно-программной платформы Эльбрус

Состояние и перспективы развития отечественной микропроцессорной аппаратно-программной платформы Эльбрус ПАО «ИНЭУМ им. И.С. Брука» АО «МЦСТ» Состояние и перспективы развития отечественной микропроцессорной аппаратно-программной платформы Эльбрус Фельдман В.М. Зам. генерального директора, д.т.н. Вопросы,

Подробнее

Тема 2.1. Основные составляющие и блоки компьютеров

Тема 2.1. Основные составляющие и блоки компьютеров Тема 2.1. Основные составляющие и блоки компьютеров Компьютер это универсальное электронное программноуправляемое устройство, предназначенное для автоматической обработки, хранения и передачи информации.

Подробнее

1.1. Персональный компьютер общие сведения Цифровая информация Основы архитектуры микропроцессорных систем...

1.1. Персональный компьютер общие сведения Цифровая информация Основы архитектуры микропроцессорных систем... Содержание Предисловие...5 1. Основы микропроцессорной техники... 7 1.1. Персональный компьютер общие сведения... 7 1.2. Цифровая информация... 12 1.3. Основы архитектуры микропроцессорных систем... 13

Подробнее

Информатика в школе. Внутренние устройства компьютера

Информатика в школе. Внутренние устройства компьютера Внутренние устройства компьютера Внутренние устройства ПК Внутренними считаются устройства, располагающиеся в системном блоке. Доступ к некоторым из них имеется на лицевой панели, что удобно для быстрой

Подробнее

ИНФОРМАЦИОННЫЕ СЕТИ С Е М И Н А Р 2. С Е Т Е В О Е И Т Е Л Е К О М М У Н И К А Ц И О Н Н О Е О Б О Р У Д О В А Н И Е

ИНФОРМАЦИОННЫЕ СЕТИ С Е М И Н А Р 2. С Е Т Е В О Е И Т Е Л Е К О М М У Н И К А Ц И О Н Н О Е О Б О Р У Д О В А Н И Е ИНФОРМАЦИОННЫЕ СЕТИ С Е М И Н А Р 2. С Е Т Е В О Е И Т Е Л Е К О М М У Н И К А Ц И О Н Н О Е О Б О Р У Д О В А Н И Е ЛИНИИ СВЯЗИ При описании технической системы передачи информации используются следующие

Подробнее

Лабораторные работы 4-5. Изучение компонентов материнской платы и различных интерфейсов шин. 1. Краткие теоретические сведения

Лабораторные работы 4-5. Изучение компонентов материнской платы и различных интерфейсов шин. 1. Краткие теоретические сведения Лабораторные работы 4-5 Изучение компонентов материнской платы и различных интерфейсов шин Цель: Рассмотреть организацию ЭВМ на основе шинной архитектуры. Изучить компоненты материнской платы. Изучить

Подробнее

3 Классификация компьютеров по сферам применения

3 Классификация компьютеров по сферам применения 3 Классификация компьютеров по сферам применения Производительность - некоторая интегрированная характеристика, определяющая общую вычислительную мощность компьютера, и, соответственно, области его применения.

Подробнее

Российская компания-разработчик потребительской мультимедийной электроники.

Российская компания-разработчик потребительской мультимедийной электроники. Цифровая IPTV-приставка с поддержкой DVB-T/S/S2 Заказчик Российская компания-разработчик потребительской мультимедийной электроники. Задача Разработать цифровую IPTV-приставку с поддержкой приёма сигналов

Подробнее

Компьютеры, сети, оборудование

Компьютеры, сети, оборудование Глава 1 Компьютеры, сети, оборудование Для многих людей компьютер и его внутреннее устройство представляются чрезвычайно сложными и непонятными. В этом есть определенная доля истины, но не надо думать,

Подробнее

О.Ю. Заславская, О.Я. Кравец, А.Э. Говорский. АРХИТЕКТУРА КОМПЬЮТЕРА И ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ (лекции, лабораторные работы, контрольные задания)

О.Ю. Заславская, О.Я. Кравец, А.Э. Говорский. АРХИТЕКТУРА КОМПЬЮТЕРА И ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ (лекции, лабораторные работы, контрольные задания) О.Ю. Заславская, О.Я. Кравец, А.Э. Говорский АРХИТЕКТУРА КОМПЬЮТЕРА И ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ (лекции, лабораторные работы, контрольные задания) Учебник Рекомендовано учебно-методическим объединением по

Подробнее

Контроллер телемеханики СПРУТ КТМ Э602

Контроллер телемеханики СПРУТ КТМ Э602 Контроллер телемеханики СПРУТ КТМ Э602 Контроллер телемеханики (КТМ) «ПРУТ КТМ Э602 является многофункциональным устройством ввода/вывода цифровых (дискретных) и аналоговых сигналов по последовательным

Подробнее

ТЕМА 2.2. ИНТЕРФЕЙСЫ ШИН. КОРПУСА. БЛОКИ ПИТАНИЯ.

ТЕМА 2.2. ИНТЕРФЕЙСЫ ШИН. КОРПУСА. БЛОКИ ПИТАНИЯ. ТЕМА 2.2. ИНТЕРФЕЙСЫ ШИН. КОРПУСА. БЛОКИ ПИТАНИЯ. УПРАВЛЕНИЕ ВНЕШНИМИ УСТРОЙСТВАМИ Состав вычислительных машин: Процессор, Основная память, Периферийные устройства (ПУ): внешние запоминающие устройства

Подробнее

Программно-аппаратные платформы Эльбрус и МЦСТ-R

Программно-аппаратные платформы Эльбрус и МЦСТ-R Программно-аппаратные платформы Эльбрус и МЦСТ-R как основа для импортозамещения в ИТ Трушкин К.А., помощник ген. директора Технологическая пирамида ИТ Программное обеспечение Аппаратное обеспечение Прикладное

Подробнее

КУРС «ОО ПК и сетей» Лекция Персональный. 29 ноября 2012 г. Архитектура IBM PC 1

КУРС «ОО ПК и сетей» Лекция Персональный. 29 ноября 2012 г. Архитектура IBM PC 1 КУРС «ОО ПК и сетей» Лекция Персональный компьютер IBM PC (Принципы выполнения программ). 29 ноября 2012 г. Архитектура IBM PC 1 Intel 4004 29 ноября 2012 г. Архитектура IBM PC 2 Структурная схема микропроцесс

Подробнее

Импортозамещение элементной базы вычислительных систем

Импортозамещение элементной базы вычислительных систем Импортозамещение элементной базы вычислительных систем С.Г. Бобков, д.т.н., зам. директора НИИСИ РАН bobkov@cs.niisi.ras.ru Необходимость импортозамещения Уровень сложности микросхем дает возможность реализовывать

Подробнее

Устройство компьютера

Устройство компьютера Устройство компьютера Тема 0. Типы компьютеров К.Ю. Поляков, 2007-2008 Настольные компьютеры (desktop) звуковые монитор колонкидля вывода для вывода информации звука на экран системный блок принтер для

Подробнее

Высокопроизводительная ОСРВ для высокопроизводительного оборудования. Мишель Каза (Michele Kasza) Вице-президент по продажам Connect Tech

Высокопроизводительная ОСРВ для высокопроизводительного оборудования. Мишель Каза (Michele Kasza) Вице-президент по продажам Connect Tech Высокопроизводительная ОСРВ для высокопроизводительного оборудования Мишель Каза (Michele Kasza) Вице-президент по продажам Connect Tech Connect Tech Прошлое, настоящее и будущее 2 О компании Connect Tech

Подробнее

Текущее техническое. Сервисная аппаратура

Текущее техническое. Сервисная аппаратура Текущее техническое обслуживание. Сервисная аппаратура Лекция Классификация сервисного оборудования: набор инструментов для разборки и сборки; химические препараты (для протирания контактов); набор тампонов

Подробнее

Аннотация рабочей программы профессионального модуля ПМ.01 Проектирование цифровых устройств

Аннотация рабочей программы профессионального модуля ПМ.01 Проектирование цифровых устройств 230113 Компьютерные системы и комплексы Аннотация рабочей программы профессионального модуля ПМ.01 Проектирование цифровых устройств 1. Область применения программы Рабочая программа профессионального

Подробнее

Развитие поддержки отечественных процессорных платформ в ЗОСРВ «Нейтрино»

Развитие поддержки отечественных процессорных платформ в ЗОСРВ «Нейтрино» Технологии QNX и КПДА в России Санкт-Петербург, 23 ноября 2016 г. Развитие поддержки отечественных процессорных платформ в ЗОСРВ «Нейтрино» Андрей Сеньков, ООО «СВД Встраиваемые Системы» Преимущества отечественных

Подробнее

СОДЕРЖАНИЕ. стр. 1. ПАСПОРТ РАБОЧЕЙ ПРОГРАММЫ УЧЕБНОЙ ДИСЦИПЛИНЫ 2. СТРУКТУРА И СОДЕРЖАНИЕ УЧЕБНОЙ ДИСЦИПЛИНЫ

СОДЕРЖАНИЕ. стр. 1. ПАСПОРТ РАБОЧЕЙ ПРОГРАММЫ УЧЕБНОЙ ДИСЦИПЛИНЫ 2. СТРУКТУРА И СОДЕРЖАНИЕ УЧЕБНОЙ ДИСЦИПЛИНЫ СОДЕРЖАНИЕ стр. 1. ПАСПОРТ РАБОЧЕЙ ПРОГРАММЫ УЧЕБНОЙ ДИСЦИПЛИНЫ 3. СТРУКТУРА И СОДЕРЖАНИЕ УЧЕБНОЙ ДИСЦИПЛИНЫ 5 3. УСЛОВИЯ РЕАЛИЗАЦИИ РАБОЧЕЙ ПРОГРАММЫ УЧЕБНОЙ ДИСЦИПЛИНЫ 4. КОНТРОЛЬ И ОЦЕНКА РЕЗУЛЬТАТОВ

Подробнее

Ваша инструкция GIGABYTE GA-8ST

Ваша инструкция GIGABYTE GA-8ST Вы можете прочитать рекомендации в руководстве пользователя, техническом руководстве или руководстве по установке. Вы найдете ответы на вопросы о в руководстве (характеристики, техника безопасности, размеры,

Подробнее

Интеллектуальные системы Б1.Б.2

Интеллектуальные системы Б1.Б.2 Методы оптимизации Б1.Б.1 Целью дисциплины является: изучение основ элементной базы аналоговых интегральных схем (АИС), особенностей моделирования АИС, методов расчета АИС. Дисциплина относится к базовой

Подробнее

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА СОДЕРЖАНИЕ МАТЕРИАЛА

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА СОДЕРЖАНИЕ МАТЕРИАЛА Учреждение образования «Могилевский государственный университет продовольствия» ПРОГРАММА ВСТУПИТЕЛЬНОГО ИСПЫТАНИЯ по микропроцессорной технике для абитуриентов, на основе среднего специального образования

Подробнее

Научно-образовательный материал. «Автоматизация и управление в области компьютерных технологий» -тесты. Москва, 2010

Научно-образовательный материал. «Автоматизация и управление в области компьютерных технологий» -тесты. Москва, 2010 Департамент образования города Москвы Некоммерческая организация «Ассоциация московских вузов» Государственное образовательное учреждение высшего профессионального образования Московский государственный

Подробнее

«Защищенная ОСРВ для российских процессоров»

«Защищенная ОСРВ для российских процессоров» Семинар «Российские информационные технологии ответственного назначения» «Защищенная ОСРВ для российских процессоров» Андрей Сеньков, ООО «СВД Встраиваемые Системы» ЗОСРВ «Нейтрино» КПДА.10964-01 программная

Подробнее

Раздел 3. Архитектура и основные технические характеристики микропроцессорных комплектов

Раздел 3. Архитектура и основные технические характеристики микропроцессорных комплектов ГОУВПО «Поволжский государственный университет телекоммуникаций и информатики» Раздел 3. Архитектура и основные технические характеристики микропроцессорных комплектов Лектор : проф. кафедры АЭС ПГУТИ,

Подробнее

ETHERNET-РЕШЕНИЯ ДЛЯ СПЕЦИАЛЬНОЙ АППАРАТУРЫ: ОТЕЧЕСТВЕННАЯ ЭЛЕМЕНТНАЯ БАЗА

ETHERNET-РЕШЕНИЯ ДЛЯ СПЕЦИАЛЬНОЙ АППАРАТУРЫ: ОТЕЧЕСТВЕННАЯ ЭЛЕМЕНТНАЯ БАЗА ETHERNET-РЕШЕНИЯ ДЛЯ СПЕЦИАЛЬНОЙ АППАРАТУРЫ: ОТЕЧЕСТВЕННАЯ ЭЛЕМЕНТНАЯ БАЗА А.Андреев, С.Гусев, С.Шумилин Технологии за последние годы глубоко проникли в нашу жизнь. Если изначально сети применялись только

Подробнее

Микропроцессоры и микроконтроллеры. Выполнили: Сытник Юлия, студент гр. 1Д41 Навродская Екатерина, студент гр. 1Д41

Микропроцессоры и микроконтроллеры. Выполнили: Сытник Юлия, студент гр. 1Д41 Навродская Екатерина, студент гр. 1Д41 Микропроцессоры и микроконтроллеры Выполнили: Сытник Юлия, студент гр. 1Д41 Навродская Екатерина, студент гр. 1Д41 Томск, 2016 Микропроцессор Микропроцессор-это программно-управляемое устройство, предназначенное

Подробнее

Одноплатный компьютер x210ii Package C Особенности одноплатного компьютера x210ii Package C

Одноплатный компьютер x210ii Package C Особенности одноплатного компьютера x210ii Package C Одноплатный компьютер x210ii Package C Особенности одноплатного компьютера x210ii Package C - Ядро: ARM Cortex - A8; - Рабочая частота : 1 ГГц ; - Память: DDR2 512 МБ - Флэш: 4ГБ inand; - 24-бит интерфейс

Подробнее

Процессор цифровой обработки сигналов Л1879ВМ1 (NM6403) АРХИТЕКТУРА ПРОЦЕССОРА

Процессор цифровой обработки сигналов Л1879ВМ1 (NM6403) АРХИТЕКТУРА ПРОЦЕССОРА Процессор цифровой обработки сигналов Л1879ВМ1 (NM6403) АРХИТЕКТУРА ПРОЦЕССОРА Процессор Л1879ВМ1 представляет собой высокопроизводительный специализированный микропроцессор, сочетающий в себе черты двух

Подробнее

НЕКОТОРЫЕ ОСОБЕННОСТИ АРХИТЕКТУРЫ МИКРОКОНТРОЛЛЕРОВ ДЛЯ СИСТЕМ УПРАВЛЕНИЯ РЕАЛЬНОГО ВРЕМЕНИ

НЕКОТОРЫЕ ОСОБЕННОСТИ АРХИТЕКТУРЫ МИКРОКОНТРОЛЛЕРОВ ДЛЯ СИСТЕМ УПРАВЛЕНИЯ РЕАЛЬНОГО ВРЕМЕНИ НЕКОТОРЫЕ ОСОБЕННОСТИ АРХИТЕКТУРЫ МИКРОКОНТРОЛЛЕРОВ ДЛЯ СИСТЕМ УПРАВЛЕНИЯ РЕАЛЬНОГО ВРЕМЕНИ Карасев А.В., Таланов М. В., Таланов В.М., Егунов О.И. ГОУВПО «Мордовский государственный университет им. Н.

Подробнее

От Издательского дома Вильямс 16. Глава 1. Зачем собирать компьютер самостоятельно 17

От Издательского дома Вильямс 16. Глава 1. Зачем собирать компьютер самостоятельно 17 Содержание Введение 13 От Издательского дома Вильямс 16 Глава 1. Зачем собирать компьютер самостоятельно 17 1.1. Основные сведения о компьютерах 17 1.2. Краткая история персонального компьютера 18 Поколения

Подробнее

Вопросы для подготовки к промежуточной аттестации из рабочей программы

Вопросы для подготовки к промежуточной аттестации из рабочей программы Вопросы для подготовки к промежуточной аттестации из рабочей программы профессионального модуля ПМ.02 Применение микропроцессорных систем, установка и настройка периферийного оборудования составитель ассистент

Подробнее

TREI-5B-05 Мастер-модуль M903E

TREI-5B-05 Мастер-модуль M903E Глава III TREI-5B-05 1 Назначение и общее описание... 2 2 Состав модуля... 2 3 Технические характеристики мастер-модуля M903E... 3 4 Устройство и работа мастер-модуля M903E... 5 4.1 Режимы работы... 5

Подробнее

Тип работы: Реферат. Предмет: Информатика основы

Тип работы: Реферат. Предмет: Информатика основы Эта часть работы выложена в ознакомительных целях. Если вы хотите получить работу полностью, то приобретите ее воспользовавшись формой заказа на странице с готовой работой: https://www.homework.ru/finishedworks/366776/

Подробнее

экспертизы Дата окончания приема заключений. Правительство Хабаровского края РАСПОРЯЖЕНИЕ

экспертизы Дата окончания приема заключений. Правительство Хабаровского края РАСПОРЯЖЕНИЕ Дата начала приема заключений 18.02.2016 экспертизы Дата окончания приема заключений 25.02.2016 экспертизы Министерство финансов Хабаровского края, ул. Фрунзе, 72, г. Хабаровск, 680000 E-mail: e.b.sokolova@adm.khv.ru

Подробнее

Высокопроизводительный вычислительный модуль на базе многоядерного процессора SEAforth40

Высокопроизводительный вычислительный модуль на базе многоядерного процессора SEAforth40 Высокопроизводительный вычислительный модуль на базе многоядерного процессора SEAforth40 Калачев АВ Алтайский Государственный Университет, кафедра Вычислительной техники и электроники e-mail: forther@yandexru

Подробнее

Socket. Материнская плата (ее же часто называют системной платой, в иностранный литературе

Socket. Материнская плата (ее же часто называют системной платой, в иностранный литературе Материнская плата (ее же часто называют системной платой, в иностранный литературе motherboard и mainboard) представляет собой многослойную печатную плату, на которой собрано множество микросхем, разъемов

Подробнее

СОДЕРЖАНИЕ 2. СТРУКТУРА И ПРИМЕРНОЕ СОДЕРЖАНИЕ УЧЕБНОЙ ДИСЦИПЛИНЫ 3. УСЛОВИЯ РЕАЛИЗАЦИИ УЧЕБНОЙ ДИСЦИПЛИНЫ 12

СОДЕРЖАНИЕ 2. СТРУКТУРА И ПРИМЕРНОЕ СОДЕРЖАНИЕ УЧЕБНОЙ ДИСЦИПЛИНЫ 3. УСЛОВИЯ РЕАЛИЗАЦИИ УЧЕБНОЙ ДИСЦИПЛИНЫ 12 СОДЕРЖАНИЕ 1. ПАСПОРТ ПРОФЕССИОНАЛЬНОГО МОДУЛЯ УЧЕБНОЙ ДИСЦИПЛИНЫ. СТРУКТУРА И ПРИМЕРНОЕ СОДЕРЖАНИЕ УЧЕБНОЙ ДИСЦИПЛИНЫ стр. 4 5 3. УСЛОВИЯ РЕАЛИЗАЦИИ УЧЕБНОЙ ДИСЦИПЛИНЫ 1 4. КОНТРОЛЬ И ОЦЕНКА РЕЗУЛЬТАТОВ

Подробнее

ИССЛЕДОВАТЕЛЬСКАЯ РАБОТА Архитектура ЭВМ. Принципы Джона фон Неймана

ИССЛЕДОВАТЕЛЬСКАЯ РАБОТА Архитектура ЭВМ. Принципы Джона фон Неймана ИССЛЕДОВАТЕЛЬСКАЯ РАБОТА Архитектура ЭВМ. Принципы Джона фон Неймана Архитектура ЭВМ включает в себя как структуру, отражающую состав ПК, так и программно математическое обеспечение. Структура ЭВМ - совокупность

Подробнее

УДК Богданов А.Ю. (ЗАО «МЦСТ»)

УДК Богданов А.Ю. (ЗАО «МЦСТ») УДК 004.75 Богданов А.Ю. (ЗАО «МЦСТ») Реализация межмашинных связей в распределенных вычислительных системах на базе микропроцессоров разработки ЗАО «МЦСТ» Рассматривается проблема выбора коммуникационных

Подробнее

МИКРОТРЕНАЖЕР МТ1804

МИКРОТРЕНАЖЕР МТ1804 МОСКОВСКИЙ АВИАЦИОННЫЙ ИНСТИТУТ (ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ) А.В.Бруханский МИКРОТРЕНАЖЕР МТ1804 Учебное пособие к лабораторной работе МОСКВА 2002 Цель работы ознакомление с архитектурой микропрограммируемых

Подробнее

СТАТЬЯ В Вестнике СарФТИ г.

СТАТЬЯ В Вестнике СарФТИ г. СТАТЬЯ В Вестнике СарФТИ 6 2004 г. КОНЦЕПЦИЯ ПРЕПОДАВАНИЯ ДИСЦИПЛИН ЦИКЛА "СИСТЕМА ВВОДА- ВЫВОДА ПК" (специальность 220100 "Вычислительные машины, комплексы, системы и сети") В.А. Павлов, доцент кафедры

Подробнее

Серийные и перспективные ИМС для интерфейса Ethernet. Санкт-Петербург, 20 октября 2016 г.

Серийные и перспективные ИМС для интерфейса Ethernet. Санкт-Петербург, 20 октября 2016 г. Серийные и перспективные ИМС для интерфейса Ethernet Санкт-Петербург, 20 октября 2016 г. 1 Серийные и перспективные ИМС для интерфейса Ethernet Интерфейсные микросхемы Ethernet 10 Мбит/с 5600ВВ2У 5600ВГ1У

Подробнее

К1809ВВ1. Электрические параметры Напряжение низкого уровня на входе не более 0,8 В

К1809ВВ1. Электрические параметры Напряжение низкого уровня на входе не более 0,8 В К1809ВВ1 Микросхема К1809ВВ1 программируемое устройство ввода вывода информации, представляющее собой два 8-разрядных параллельных программируемых канала ввода вывода, которое обеспечивает ввод и вывод

Подробнее

Средства для программирования интегральных микросхем, разработанные ЗАО «ПКК Миландр»

Средства для программирования интегральных микросхем, разработанные ЗАО «ПКК Миландр» Средства для программирования интегральных микросхем, разработанные ЗАО «ПКК Миландр» Средства для программирования интегральных микросхем, разработанные ЗАО «ПКК Миландр» 1. Средства для программирования

Подробнее

Использование интерфейса Ethernet в хроматографах с процессорным модулем ПМ3

Использование интерфейса Ethernet в хроматографах с процессорным модулем ПМ3 2012 ЗАО СКБ «Хроматэк» 424000, г. Йошкар-Ола, ул. Строителей, 94. Тел. (8362) 68-59-68, 68-59-70, 68-59-42, факс (8362) 68-59-16 sales@chromatec.ru, http://www.chromatec.ru Использование интерфейса Ethernet

Подробнее

РАБОЧАЯ ПРОГРАММА УЧЕБНОЙ ДИСЦИПЛИНЫ

РАБОЧАЯ ПРОГРАММА УЧЕБНОЙ ДИСЦИПЛИНЫ МИНИСТЕРСТВО ОБРАЗОВАНИЯ НИЖЕГОРОДСКОЙ ОБЛАСТИ Государственное бюджетное образовательное учреждение среднего профессионального образования "Лукояновский педагогический колледжим. А.М.Горького" (ГБОУ СПО

Подробнее

Содержание. Часть I. Проблемы, связанные с аппаратным обеспечением ПК Содержание

Содержание. Часть I. Проблемы, связанные с аппаратным обеспечением ПК Содержание Содержание Введение 14 Неисправностей не стоит бояться 14 Отремонтировать компьютер вы сможете самостоятельно 14 Структура книги 15 От издательства Диалектика 18 Часть I. Проблемы, связанные с аппаратным

Подробнее

Аппаратное обеспечение компьютерных сетей

Аппаратное обеспечение компьютерных сетей Аппаратное обеспечение компьютерных сетей Виды сети Локальная Региональная Корпоративная Глобальная Локальные сети Локальная сеть соединение компьютеров, расположенных на небольших расстояниях друг от

Подробнее

РОССИЙСКАЯ АКАДЕМИЯ НАУК. Проект. Создание вычислительной системы для моделирования суперкомпьютера с производительностью экзафлопсного уровня

РОССИЙСКАЯ АКАДЕМИЯ НАУК. Проект. Создание вычислительной системы для моделирования суперкомпьютера с производительностью экзафлопсного уровня РОССИЙСКАЯ АКАДЕМИЯ НАУК Проект Создание вычислительной системы для моделирования суперкомпьютера с производительностью экзафлопсного уровня Утверждено академикомсекретарем отделения нанотехнологий и информационных

Подробнее

ФУНКЦИОНАЛЬНО-CТРУКТУРНАЯ ОРГАНИЗАЦИЯ КОМПЬЮТЕРА ОСНОВНЫЕ БЛОКИ ПК И ИХ НАЗНАЧЕНИЕ. Понятие архитектуры и структуры

ФУНКЦИОНАЛЬНО-CТРУКТУРНАЯ ОРГАНИЗАЦИЯ КОМПЬЮТЕРА ОСНОВНЫЕ БЛОКИ ПК И ИХ НАЗНАЧЕНИЕ. Понятие архитектуры и структуры ФУНКЦИОНАЛЬНО-CТРУКТУРНАЯ ОРГАНИЗАЦИЯ КОМПЬЮТЕРА ОСНОВНЫЕ БЛОКИ ПК И ИХ НАЗНАЧЕНИЕ Понятие архитектуры и структуры Архитектура ЭВМ совокупность основных устройств, узлов и блоков ЭВМ, а также структура

Подробнее

Тема 1. Аппаратное обеспечение (HARDWARE)

Тема 1. Аппаратное обеспечение (HARDWARE) Лекция 2. Тема 1. Аппаратное обеспечение (HARDWARE) - Понятие автоматизации вычислений; - Классификация компьютеров; - Устройство персонального компьютера; - Периферийные устройства; - Система «Тонкий

Подробнее

Тема 1. Аппаратное обеспечение (HARDWARE)

Тема 1. Аппаратное обеспечение (HARDWARE) Лекция 2. Тема 1. Аппаратное обеспечение (HARDWARE) - Понятие автоматизации вычислений; - Классификация компьютеров; - Устройство персонального компьютера; - Периферийные устройства; - Система «Тонкий

Подробнее

Содержание 1. Философия микропроцессорной техники Организация обмена информацией Функционирование процессора...

Содержание 1. Философия микропроцессорной техники Организация обмена информацией Функционирование процессора... Содержание Глава 1. Философия микропроцессорной техники... 17 Лекция 1. Философия микропроцессорной техники... 17 1.1. Что такое микропроцессор?... 20 1.2. Шинная структура связей... 23 1.3. Режимы работы

Подробнее

ТЕСТОВЫЕ ЗАДАНИЯ ПО МИКРОПРОЦЕССОРНЫМ СИСТЕМАМ

ТЕСТОВЫЕ ЗАДАНИЯ ПО МИКРОПРОЦЕССОРНЫМ СИСТЕМАМ МИНИСТЕРСТВО ЗДРАВООХРАНЕНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ ВОЛГОГРАДСКИЙ ГОСУДАРСТВЕННЫЙ МЕДИЦИНСКИЙ УНИВЕРСИТЕТ КАФЕДРА БИОТЕХНИЧЕСКИХ СИСТЕМ И ТЕХНОЛОГИИ ТЕСТОВЫЕ ЗАДАНИЯ ПО МИКРОПРОЦЕССОРНЫМ СИСТЕМАМ УЧЕБНО-МЕТОДИЧЕСКОЕ

Подробнее

Тестовые вопросы по дисциплине «Техника микропроцессорных систем в коммутации» Содержание

Тестовые вопросы по дисциплине «Техника микропроцессорных систем в коммутации» Содержание Тестовые вопросы по дисциплине «Техника микропроцессорных систем в коммутации» Содержание Тема 1. «Принципы построения электронных управляющих комплексов узлов коммутации»... 2 Раздел 1 «Принципы построения

Подробнее

Раздел 1. Принципы построения и применения микропроцессорных систем в телекоммуникациях

Раздел 1. Принципы построения и применения микропроцессорных систем в телекоммуникациях ГОУВПО «Поволжский государственный университет телекоммуникаций и информатики» Раздел 1. Принципы построения и применения микропроцессорных систем в телекоммуникациях Лектор : проф. кафедры АЭС ПГУТИ,

Подробнее

Проектирование микропроцессора на ПЛИС

Проектирование микропроцессора на ПЛИС Проектирование микропроцессора на ПЛИС Оглавление Введение... 1 Система команд... 1 Классификация команд... 2 Структура команды... 2 Структура процессора... 3 Функционирование процессора... 7 Типы управления...

Подробнее

Процессорные модули. Программируемый логический контроллер ЭЛСИ-ТМК. Особенности. Общие сведения. Коммуникации. Память

Процессорные модули. Программируемый логический контроллер ЭЛСИ-ТМК. Особенности. Общие сведения. Коммуникации. Память Процессорные модули Особенности Серия высокопроизводительных процессоров с частотой до 1000 МГц. До 512 Мб оперативной памяти. До 2 Мб энергонезависимой памяти без использования батарей. Поддержка SD-карт

Подробнее

Station Automation & Protection RTU 560. Удаленный терминал A8I. ABB Utility Automation

Station Automation & Protection RTU 560. Удаленный терминал A8I. ABB Utility Automation 0414105 Station Automation & Protection RTU 560 Удаленный терминал ABB Utility Automation A8I Применение Сети передачи и распределения энергии часто находятся в процессе расширения и усиления, в результате

Подробнее

- 1 - Применение языка Verilog и методология проектирования цифровых устройств

- 1 - Применение языка Verilog и методология проектирования цифровых устройств - 1 - Применение языка Verilog и методология проектирования цифровых устройств На современном этапе развития электроники и цифровой техники основной областью применения языков описания оборудования является

Подробнее

ИС кабельного повторителя под USB 1.1, а также удлинитель USB 2.0 для передачи сигнала на расстояние до 40 метров от ОМИКС

ИС кабельного повторителя под USB 1.1, а также удлинитель USB 2.0 для передачи сигнала на расстояние до 40 метров от ОМИКС 124460 Москва, Зеленоград, Панфиловский проспект, дом 10, стр. 1, помещение III Тел: 8-909-688-88-83 ИС кабельного повторителя под USB 1.1, а также удлинитель USB 2.0 для передачи сигнала на расстояние

Подробнее

Негосударственное (частное) образовательное учреждение высшего профессионального образования «Институт радиоэлектроники, сервиса и диагностики»

Негосударственное (частное) образовательное учреждение высшего профессионального образования «Институт радиоэлектроники, сервиса и диагностики» Негосударственное (частное) образовательное учреждение высшего профессионального образования «Институт радиоэлектроники, сервиса и диагностики» Комплект контрольных вопросов по дисциплине : «ЭВМ и периферийные

Подробнее

АВТОМАТИКА АРБИТРА РЕЗЕРВИРОВАНИЯ СЕРВЕРОВ БИМ АР52. Блок коммутаций БК-52

АВТОМАТИКА АРБИТРА РЕЗЕРВИРОВАНИЯ СЕРВЕРОВ БИМ АР52. Блок коммутаций БК-52 АВТОМАТИКА АРБИТРА РЕЗЕРВИРОВАНИЯ СЕРВЕРОВ БИМ 1133.00 АР52 БИМ 2133.00 АР52 Блок коммутаций БК-52 РУКОВОДСТВО ПО ЭКСПЛУАТАЦИИ ФЮКВ 422231.328РЭ Руководство по настройке и эксплуатации ОГЛАВЛЕНИЕ 1. НАЗНАЧЕНИЕ

Подробнее

П РЕДИ С ЛО ВИ Е... 3

П РЕДИ С ЛО ВИ Е... 3 П РЕДИ С ЛО ВИ Е... 3 1 АРХИТЕКТУРА М И КРОПРОЦЕССОРА... 5 1.1. Основные понятия и характеристики архитектуры микропроцессоров...5 1.2. Этапы развития архитектуры универсальных микропроцессоров... 12 1.3.

Подробнее

Пятнадцатая научная конференция «Шаг в будущее, Москва»

Пятнадцатая научная конференция «Шаг в будущее, Москва» Пятнадцатая научная конференция «Шаг в будущее, Москва» Разработка лабораторного комплекта для исследования функционала модулей встраиваемых систем Автор: Руководитель: Силаев Владимир Михайлович, ГОУ

Подробнее

Список основных сокращений Предисловие Введение ПОНЯТИЕ АРХИТЕКТУРЫ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМ Ы... 12

Список основных сокращений Предисловие Введение ПОНЯТИЕ АРХИТЕКТУРЫ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМ Ы... 12 Список основных сокращений... 3 Предисловие... 5 Введение... 7 1. ПОНЯТИЕ АРХИТЕКТУРЫ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМ Ы... 12 1.1. Вычисления в компьютерах... 13 1.2. Архитектура как набор взаимодействующих ком

Подробнее

Лабораторная работа 3 Архитектуры с фиксированным набором устройств

Лабораторная работа 3 Архитектуры с фиксированным набором устройств Лабораторная работа 3 Архитектуры с фиксированным набором устройств Тема программы: Архитектура ЭВМ. Архитектуры с фиксированным набором устройств Цель работы: получить представление об архитектуре с фиксированным

Подробнее

УДК ПРИМЕНЕНИЕ ИНТЕРНЕТ-ТЕХНОЛОГИЙ В АВТОМАТИЗИРОВАННЫХ СИСТЕМАХ УПРАВЛЕНИЯ ОБОРУДОВАНИЕМ

УДК ПРИМЕНЕНИЕ ИНТЕРНЕТ-ТЕХНОЛОГИЙ В АВТОМАТИЗИРОВАННЫХ СИСТЕМАХ УПРАВЛЕНИЯ ОБОРУДОВАНИЕМ УДК 62-519 + 004.738.5 ПРИМЕНЕНИЕ ИНТЕРНЕТ-ТЕХНОЛОГИЙ В АВТОМАТИЗИРОВАННЫХ СИСТЕМАХ УПРАВЛЕНИЯ ОБОРУДОВАНИЕМ В.П. Щербаков В статье рассматривается способ управления оборудованием с использованием передовых

Подробнее

Группа компаний «ИНКОМ» Микропроцессорный терминал "ВИП-МК" Системное программное обеспечение

Группа компаний «ИНКОМ» Микропроцессорный терминал ВИП-МК Системное программное обеспечение Группа компаний «ИНКОМ» Микропроцессорный терминал "ВИП-МК" Системное программное обеспечение Томск 2011 Оглавление 1 Структура и функции компонентов системного ПО ВИП-МК...3 2 Порядок загрузки ПО ВИП-МК...4

Подробнее

ТЕМА 3. ОСНОВНЫЕ СВЕДЕНИЯ О КОМПЬЮТЕРНЫХ СЕТЯХ

ТЕМА 3. ОСНОВНЫЕ СВЕДЕНИЯ О КОМПЬЮТЕРНЫХ СЕТЯХ ТЕМА 3. ОСНОВНЫЕ СВЕДЕНИЯ О КОМПЬЮТЕРНЫХ СЕТЯХ Если два и более компьютера информационно соединены между собой с помощью взаимосвязанных каналов передачи данных, то такое соединение называется компьютерной

Подробнее

АППАРАТНОЕ И ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ КОМПЬЮТЕРА

АППАРАТНОЕ И ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ КОМПЬЮТЕРА Тема Урок АППАРАТНОЕ И ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ КОМПЬЮТЕРА 2 Структурная схема компьютера Принципы работы аппаратных средств компьютера Г Л Аппаратное обеспечение персонального компьютера система взаимосвязанных

Подробнее

Технологии QNX и ЗОСРВ «Нейтрино» в России. Современные и перспективные вычислительные платформы QNX и ЗОСРВ «Нейтрино» Москва, 19 апреля 2016

Технологии QNX и ЗОСРВ «Нейтрино» в России. Современные и перспективные вычислительные платформы QNX и ЗОСРВ «Нейтрино» Москва, 19 апреля 2016 Технологии QNX и ЗОСРВ «Нейтрино» в России Москва, 19 апреля 2016 Современные и перспективные вычислительные платформы QNX и ЗОСРВ «Нейтрино» Андрей Сеньков, ООО «СВД Встраиваемые Системы» Целевые процессорные

Подробнее

Вятский государственный университет. Направление подготовки магистратуры Управление в технических системах

Вятский государственный университет. Направление подготовки магистратуры Управление в технических системах Вятский государственный университет Направление подготовки магистратуры 27.04.04 Управление в технических системах Образовательная программа Управление и информационные технологии в технических системах

Подробнее

ВСТРОЕННЫЕ МИКРОПРОЦЕССОРНЫЕ СИСТЕМЫ

ВСТРОЕННЫЕ МИКРОПРОЦЕССОРНЫЕ СИСТЕМЫ ПЕРМСКИЙ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ВСТРОЕННЫЕ МИКРОПРОЦЕССОРНЫЕ СИСТЕМЫ ЭЛЕКТРОТЕХНИЧЕСКИЙ ФАКУЛЬТЕТ КАФЕДРА АВТОМАТИКИ И ТЕЛЕМЕХАНИКИ 1 ПРИМЕРЫ ВСТРОЕННЫХ СИСТЕМ технологические

Подробнее

Техническое описание.

Техническое описание. Демонстрационно-отладочная плата Eval12. Техническое описание. 1. Общие положения. 1.1. Демонстрационно-отладочная плата Eval12 (далее Eval12) предназначена для: 1.1.1. Демонстрации функционирования микроконтроллеров

Подробнее

Оптимальный маршрутизатор для игр и мультимедийных развлечений

Оптимальный маршрутизатор для игр и мультимедийных развлечений RT-N18U Высокоскоростной Wi-Fi маршрутизатор (2,4 ГГц, 600 Мбит/с) Энергоэффективный процессор и технология TurboQAM обеспечивают скорость передачи данных до 600 Мбит/с, что на 33% выше, чем у традиционного

Подробнее

Раздел 7. Микропроцессорные устройства формирования и обработки сигналов

Раздел 7. Микропроцессорные устройства формирования и обработки сигналов ГОУВПО «Поволжский государственный университет телекоммуникаций и информатики» Раздел 7. Микропроцессорные устройства формирования и обработки сигналов Лектор : проф. кафедры АЭС ПГУТИ, к.т.н. Гребешков

Подробнее

МЕТОДИЧЕСКИЕ УКАЗАНИЯ И КОНТРОЛЬНЫЕ ЗАДАНИЯ

МЕТОДИЧЕСКИЕ УКАЗАНИЯ И КОНТРОЛЬНЫЕ ЗАДАНИЯ Государственное бюджетное образовательное учреждение Астраханской области среднего профессионального образования «Астраханский колледж вычислительной техники» МЕТОДИЧЕСКИЕ УКАЗАНИЯ И КОНТРОЛЬНЫЕ ЗАДАНИЯ

Подробнее

PCI-адаптер A8-232R4" АДАПТЕР A8-232 R4. (Многоканальный коммуникационный PCI-адаптер).

PCI-адаптер A8-232R4 АДАПТЕР A8-232 R4. (Многоканальный коммуникационный PCI-адаптер). АДАПТЕР A8-232 R4. (Многоканальный коммуникационный PCI-адаптер). 1. Общие сведения. Коммуникационный адаптер A8-232 R4 предназначен для подключения к компьютеру 8 устройств последовательной асинхронной

Подробнее

При включении компьютера операционная система загружается в оперативную память раньше остальных программ и затем обеспечивает их выполнение.

При включении компьютера операционная система загружается в оперативную память раньше остальных программ и затем обеспечивает их выполнение. Операционная система это базовый комплекс компьютерных программ, обеспечивающий управление аппаратными средствами компьютера, работу с файловой системой, ввод и вывод данных с помощью периферийных устройств,

Подробнее

Оглавление. Часть 1. Апгрейд компьютера... 11

Оглавление. Часть 1. Апгрейд компьютера... 11 Введение............................................................... 9 От издательства......................................................... 9 Часть 1. Апгрейд компьютера.......................................

Подробнее

ТЕХНИЧЕСКОЕ ОПИСАНИЕ СИСТЕМЫ УПРАВЛЕНИЯ ОЧЕРЕДЬЮ «ВЫЗОВ»

ТЕХНИЧЕСКОЕ ОПИСАНИЕ СИСТЕМЫ УПРАВЛЕНИЯ ОЧЕРЕДЬЮ «ВЫЗОВ» СИСТЕМА УПРАВЛЕНИЯ ОЧЕРЕДЬЮ «ВЫЗОВ» ТЕХНИЧЕСКОЕ ОПИСАНИЕ СИСТЕМЫ УПРАВЛЕНИЯ ОЧЕРЕДЬЮ «ВЫЗОВ» (версия 3.8) ООО ВИЛДИС 2009 Содержание: Раздел 1. Компоненты системы (техническое описание и характеристики)

Подробнее

Микросхема 5503БЦ7У-037 АЕЯР ТУ. Техническое описание

Микросхема 5503БЦ7У-037 АЕЯР ТУ. Техническое описание Техническое описание 1 Назначение КПИ 1.1 КПИ предназначен для работы в составе узла сопряжения с мультиплексным каналом (МКО) ГОСТ 26765.52-87. КПИ допускает обмен информацией по МКО в соответствии с

Подробнее

Н. Ю. Ершова, С. А. Кипрушкин, А. В. Соловьев Организация ЭВМ и систем

Н. Ю. Ершова, С. А. Кипрушкин, А. В. Соловьев Организация ЭВМ и систем Федеральное агентство по образованию Государственное образовательное учреждение высшего профессионального образования Петрозаводский государственный университет Н. Ю. Ершова, С. А. Кипрушкин, А. В. Соловьев

Подробнее

ФИНАНСОВОЕ УПРАВЛЕНИЕ ТАМБОВСКОЙ ОБЛАСТИ

ФИНАНСОВОЕ УПРАВЛЕНИЕ ТАМБОВСКОЙ ОБЛАСТИ Российская Федерация Администрация Тамбовской области ФИНАНСОВОЕ УПРАВЛЕНИЕ ТАМБОВСКОЙ ОБЛАСТИ П Р И К А З «24» июля 2012 г. 98 г. Тамбов О внесении изменений в план-график размещения заказов на поставки

Подробнее