НОВЫЕ МЕТОДОЛОГИИ ПРОЕКТИРОВАНИЯ ИЗДЕЛИЙ МИКРОЭЛЕКТРОНИКИ «NEW DESIGN METHODOLOGIES»

Размер: px
Начинать показ со страницы:

Download "НОВЫЕ МЕТОДОЛОГИИ ПРОЕКТИРОВАНИЯ ИЗДЕЛИЙ МИКРОЭЛЕКТРОНИКИ «NEW DESIGN METHODOLOGIES»"

Транскрипт

1 Владимирский государственный университет Европейский центр микроэлектронного проектирования и обучения Областное отделение НТО РЭС им. А.С. Попова Европейский проект IST Project REASON (IST ) Редакция всероссийского научно-технического журнала «Проектирование и технология электронных средств» НОВЫЕ МЕТОДОЛОГИИ ПРОЕКТИРОВАНИЯ ИЗДЕЛИЙ МИКРОЭЛЕКТРОНИКИ «NEW DESIGN METHODOLOGIES» Материалы международной научно-технической конференции декабря г. Владимир 2002

2 УДК Н Редакционная коллегия: Кобзев А.А., д-р техн. наук, профессор; Ланцов В.Н., д-р техн. наук, профессор; Костров А.В., д-р техн. наук, профессор; Сушкова Л.Т., д-р техн. наук, профессор; Руфицкий М.В., д-р техн. наук, профессор; Жигалов И.Е., д-р техн. наук, профессор; Печатается по решению редакционно-издательского совета Владимирского государственного университета ISBN Владимирский государственный университет, 2002 Центр микроэлектронного проектирования и обучения, 2002 Авторы, указанные в оглавлении, 2002

3 Содержание Секция 1: НАУЧНЫЕ ИССЛЕДОВАНИЯ И ОБУЧЕНИЕ В РАМКАХ ЕВРОПЕЙСКОГО ПРОЕКТА REASON Мосин С.Г., Ланцов В.Н., Куликов К.В., Калыгина Л.А. Проект REASON: возможности для российских вузов и малых предприятий... 7 Мосин С.Г., Ланцов В.Н., Коломиец И.А., Куликов К.В. Проект REASON: работа со школьниками и учащимися учреждений среднего специального образования Секция 2: МЕТОДОЛОГИИ И СИСТЕМЫ АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ РЭА И ЭВА Ланцов В.Н. Состояние в области проектирования электронных систем Маскеев С.В., Заболотько М.А. Исследование возможностей создания пользовательских аналоговых компонентов в САПР ADVANCED DESIGN SYSTEM Реутов Д.В., Руфицкий М.В, Соболев С.Д. Проектирование динамически реконфигурируемых систем на базе специализированного транслятора языка VHDL Секция 3: ПРОЕКТИРОВАНИЕ УСТРОЙСТВ НА ПЛИС Лобачев Г.А., Плотников П.В., Коблов Е.Б. Реализация блока согласованных фильтров в базисе плис фирмы XILINX Морозов М.А., Миронов Н.А. Реализация цифрового синтезатора частоты на основе программируемых логических интегральных схем фирмы XILINX Поляков С.Н., Зоркальцев А.А. Применение криптоалгоритмов в устройствах реализуемых на ПЛИС Тарасов И.Е., Потехин Д.С. Аппаратное continuous вейвлетпреобразование в прецизионном анализаторе фазочастотных характеристик гармонических сигналов Тарасов И.Е., Кузнецов Н.А. Построение программируемых конечных автоматов на базе архитектуры с сокращенным набором транспортов... 37

if ($this->show_pages_images && $page_num < DocShare_Docs::PAGES_IMAGES_LIMIT) { if (! $this->doc['images_node_id']) { continue; } // $snip = Library::get_smart_snippet($text, DocShare_Docs::CHARS_LIMIT_PAGE_IMAGE_TITLE); $snips = Library::get_text_chunks($text, 4); ?>

4 4 Кузнецов Н.А., Потехин Д.С. Система температурной автоподстройки частоты кварцевого генератора с использованием ПЛИС Тетерин Е.П. Применение ПЛИС в измерительных комплексах для проведения исследований в области физики жидкого состояния вещества и в приборах экспресс-анализа качества жидкостей различного назначения Потехин Д.С. Использование ПЛИС VIRTEX 2 для построения распределенных устройств вейвлет анализа изображений Тарасов И.Е. Реализация распределенных вычислительных устройств статистической обработки с использованием функций распределения вероятности с переменным масштабом на базе ПЛИС Галичев Е.В. Реализация алгоритма Витерби декодирования сверточного кодирования в базисе ПЛИС Потехин Д.С., Тетерин Е.П., Тарасов И.Е., Кузнецов Н.А. Использование ПЛИС при исследованиях распространения электромагнитных волн в неинерциальных системах отсчета Секция 4: ПРОЕКТИРОВАНИЕ АНАЛОГОВЫХ МИКРО- СХЕМ И УСТРОЙСТВ Мосин С.Г. Метод включающего выбора тестовых узлов в аналоговых схемах Ким В.Л. Синтез регулирующих элементов на сдвоенных полевых транзисторах Секция 5: ПРОЕКТИРОВАНИЕ УСТРОЙСТВ НА ОСНОВЕ ТЕХНОЛОГИИ СИСТЕМ НА КРИСТАЛЛЕ (SOC) Тарасов И.Е. Перспективы использования ПЛИС для реализации встраиваемых устройств управления класса «система на кристалле» Куликов К.В. Создание многократно используемых блоков для проектирования систем на одном кристалле Секция 6: ПРОЕКТИРОВАНИЕ ТЕЛЕКОММУНИКАЦИОН- НЫХ СИСТЕМ ПРОВОДНОЙ И БЕСПРОВОДНОЙ СВЯЗИ Меркутов А.С. Методология автоматизированного проектирования радиоприемных устройств систем цифровой связи... 66

5 5 Секция 7: МОДЕЛИРОВАНИЕ ИНФОРМАЦИОННЫХ ПРОЦЕССОВ, УСТРОЙСТВ И КОМПЛЕКСОВ Тарасов Д.С., Акберова Н.И. Применение новых достижений молекулярной биологии при проектировании современных устройств микроэлектроники Пущин М.Н. CONCEPT TREE - модель представления знаний Илларионов Ю.А. Расширение модели Шеннона для сетей с коммутацией пакетов Илларионов Ю.А. Криптосистемы с динамическими параметрами Жарков В.В., Ильин М.Г., Смирнов В.И. Моделирование переходных процессов в электромагнитных датчиках Левин В.И. Применение непрерывной логики для моделирования информационных систем Антонов Ю.Н. Моделирование процесса нормирования точности пленочных резисторов методом лазерной подгонки Копьев А.В., Илларионов Ю.А. О замене ветвления процесса распараллеливанием Шориков А.В. Алгоритм управления процессом формования ленты стекла на расплаве олова Михайлов И.А., Владимирова Н.В., Маскеев С.В. Электронные ключи защиты Беднаржевский В.С., Левкин И.В., С.Ю. Поздеев, Романов А.А. Моделирование информационных процессов новых технологий автоматизированного проектирования теплоэнергетического оборудования Гусаров А.Н., Илларионов Ю.А., Монахов М.Ю. Анализ уязвимостей автоматизированной системы контроля и учета электроэнергии «Пирамида» Басаргин А.С. Преобразование недетерминированного графа информационной зависимости параллельного алгоритма Секция 8: МЕТОДЫ И СРЕДСТВА СИСТЕМ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ Коломиец И.А. Методика проектирования системы кодирования речи... 98

6 6 Секция 9: МЕТОДОЛОГИЧЕСКИЕ ПРОБЛЕМЫ ПОДГОТОВКИ СПЕЦИАЛИСТОВ ПО НОВЫМ ТЕХНОЛОГИЯМ ПРОЕКТИРОВАНИЯ Калыгина Л.А. Опыт использования САПР ADVANCED DESIGN SYSTEM в учебном процессе Владимирского государственного университета Секция 10: МЕТОДЫ И СРЕДСТВА ДИСТАНЦИОННОГО ОБУЧЕНИЯ Левин В.И. Принципы дистанционного обучения Contents Abstracts

7 Секция 1: НАУЧНЫЕ ИССЛЕДОВАНИЯ И ОБУЧЕНИЕ В РАМКАХ ЕВРОПЕЙСКОГО ПРОЕКТА REASON 7 УДК ПРОЕКТ REASON: ВОЗМОЖНОСТИ ДЛЯ РОССИЙСКИХ ВУЗОВ И МАЛЫХ ПРЕДПРИЯТИЙ С.Г. Мосин, В.Н. Ланцов, К.В. Куликов, Л.А. Калыгина Владимирский государственный университет В последнее десятилетие в силу хорошо известных исторических событий, на фоне политических, социальных и экономических потрясений в странах Восточной Европы наметился спад электронной и микроэлектронной промышленности. Обозначилось отставание в развитии современных средств проектирования, технологий и производственных мощностей при сохранении высокого уровня интеллектуального потенциала и теоретической подготовки специалистов, которые являются слабо востребованными. В странах Центральной Европы и Евросоюза (ЕС) наблюдается обратная ситуация существует развитая инфраструктура по проектированию, разработке и производству современных полупроводниковых изделий, использующая новейшие средства и технологии, но наблюдается дефицит квалифицированных инженеров и научных работников, потребность в которых возрастает с каждым годом. Микроэлектроника в настоящее время является основой для развития современного информационного общества и представляет стратегический сектор экономики любого государства. Для стимулирования динамики развития Европейского рынка микроэлектроники и поддержания его конкурентоспособности Европейский Союз принял решение о необходимости интеграции усилий в данном направлении всех стран Европы. Была определена задача установления связей на межгосударственном уровне между университетами, НИИ и промышленными предприятиями, включая малый и средний бизнес. Проект REASON учрежденный в рамках программы Framework Programme 5 (FP5) своей целью определил установление практических связей и взаимовыгодного сотрудничества между университетами, научноисследовательскими институтами и промышленными предприятиями стран Центральной и Восточной Европы (ЦВЕ). К настоящему времени большое число университетов и НИИ стран Восточной Европы приняло и принимает участие в нескольких проектах в области микроэлектроники, созданных в рамках программ COPERNICUS и ESPRIT. Отличительной особенностью нового проекта REASON является тот факт, что российские, белорусские и украинские партнеры определены в нем как активные уча-

8 8 стники с теми же правами, что и участники из стран Европы. Кроме того, наряду с научно-исследовательскими организациями активную роль в реализации проекта должны играть предприятия малого и среднего бизнеса, занимающиеся вопросами микроэлектронного проектирования, нужды и потребности которых должен учесть и попытаться удовлетворить новый проект. Основные цели проекта REASON заключаются в следующем: 1. Практическое ознакомление научных работников из стран ЦВЕ с проблемами и требованиями современной электронной промышленности, что будет способствовать их более эффективному взаимодействию с университетами и промышленными предприятиями стран ЕС для совместного поиска решений. Особое внимание в проекте уделятся таким современным направлениям микроэлектроники как методологии проектирования систем на кристалле (SoC) и их тестированию, а также методологиям проектирования аналоговых и смешанных ИС для нужд беспроводной связи, сетевых технологий и мультимедиа приложений. 2. Усиление научно-практических связей между партнерами из академических организаций и промышленных предприятий стран ЕС и ЦВЕ, что позволит сформировать международное научное сообщество, силами которого в новых проектах будут решаться актуальные проблемы современной микроэлектроники. Первые две цели проекта могут быть достигнуты путем организации обучающих курсов, практических семинаров и симпозиумов при активном участии лекторов и консультантов из предприятий и университетов стран ЕС, которые обладают опытом в обучении и научных исследованиях и связанных с реальным производством. 3. Передача знаний предприятиям малого и среднего бизнеса из стран ЦВЕ и повышение уровня их осведомленности о целях и задачах IST программы, для облегчения возможности участия этих предприятий в научно-практических проектах программы FP5. Данная цель может быть достигнута путем исследования потребностей и пожеланий предприятий, участвующих в микроэлектронном проектировании, подготовкой ясных, доступных для восприятия материалов и их распространением, организацией интенсивных обучающих курсов, в том числе с привлечением дистанционного обучения через Internet. Всех участников проекта REASON можно разделить на три группы: - активные участники (контракторы) это 22 организации (из них 17 университетов из ЦВЕ и 3 из ЕС, 2 научно-исследовательские организации), которые принимали непосредственное участие в разработке проекта REASON (определяли цели и задачи, планировали будущие работы, формировали рабочие программы и подписали контракт с Европейской комиссией);

9 - активные помощники (субконтракторы) 18 организаций (из них 10 университеты, 3 НИИ и 5 промышленные предприятия), которые совместно и под управлением активных участников выполняют работы во исполнение проекта (реализация рабочих программ сбор информации и подготовка обучающих материалов, организация курсов, семинаров, конференций и т.д.); - пассивные участники организации (число не ограничено), которые могут использовать результаты выполнения проекта (повышение квалификации своих специалистов, участие в семинарах, конференциях и обучающих курсах, приобретение информационно-аналитических и обучающих материалов, получение доступа к современным средствам автоматизированного проектирования, вступление в программу EUROPRACTICE и др.). Россию в качестве активного контрактора представляет Владимирский государственный университет. Проект REASON состоит из 12 рабочих пакетов (РП), которые покрывают все важные области современного микроэлектронного проектирования, а также одного РП, который носит характер административного управления проектом. В данной работе хочется рассказать о результатах выполнения работ по рабочему пакету номер 1 Владимирским государственным университетом. РП1 посвящен специально "новичкам", т.е. университетам и малым предприятиям, которые занимаются обучением и научными исследованиями в области микроэлектронного проектирования, но впервые принимают участие в совместном Европейском проекте. РП1 позволяет адаптироваться новым участникам и получить необходимые знания и средства для выполнения работ по проекту REASON. Координатором данного пакета определен Варшавский технологический университет (ВТУ). РП1 включает следующие задачи: организация доступа к современным средствам, технологиям микроэлектронного проектирования и услугам, предоставляемых через EUROPRACTICE и TIMA/CMP; распространение информации о возможностях использования предоставляемых средств, а также оказание практической помощи в их освоении; организация семинаров и обучающих курсов, посвященных вопросам развертывания и практического использования средств САПР, распространяемых через EUROPRACTICE. Подготовка и проведение семинаров будет осуществляться на базе ВТУ, ВлГУ, Технического университета г. София, Белорусского государственного института радиоэлектроники (БГИР), при технической поддержке RAL и IMEC. В рамках данного пакета ВлГУ организовал и провел три информационных семинара на своей базе, один семинар на базе БГИР и один в Томском госуниверситете для Сибирского региона. В данных мероприяти- 9

10 10 ях приняло участие более ста представителей Российских вузов, НИИ и малых предприятий. В ходе семинаров участникам было рассказано о целях, задачах и деятельности в рамках проектов REASON и EUROPRAC- TICE. Особое внимание уделялось возможностям включения российских партнеров в Европейские проекты в качестве субконтракторов и пассивных участников. Проведена демонстрация программных средств, распространяемых через EUROPRACTICE, показывающая их функциональные возможности и особенности использования при решения практических задач проектирования изделий микроэлектроники, а также были представлены самые передовые технологии, такие как SoC, MEMS, MCM, IP Cores и др. Основным результатом стала активизация деятельности Российских вузов по вступлению в проект EUROPRACTICE. К настоящему времени уже четыре университета оформили и отправили в RAL все соответствующие документы, а два университета ведут работу по их оформлению. Кроме активного участия возможно также пассивное участие в проекте REASON, когда сотрудники российских вузов получают возможность посещать подготовленные в рамках проекта лекции и обучающие курсы, организуемые как в России, так и в других странах-партнерах. Так, за прошедший год пять сотрудников ВлГУ приняли участие в обучающих курсах, проводимых на базе университетов-участников проекта, а также на базе IMEC одного из европейских лидеров в области микроэлектроники. Подробную информацию о мероприятиях, сроках и месте их проведения можно получить на официальном сайте проекта REASON (http://reason.imio.pw.edu.pl/), сведения о проекте и роли ВлГУ содержатся на сайте ВлГУ (http://cmpo.vpti.vladimir.ru). УДК ПРОЕКТ REASON: РАБОТА СО ШКОЛЬНИКАМИ И УЧАЩИМИСЯ УЧРЕЖДЕНИЙ СРЕДНЕГО СПЕЦИАЛЬНОГО ОБРАЗОВАНИЯ С.Г. Мосин, В.Н. Ланцов, И.А. Коломиец, К.В. Куликов Владимирский государственный университет Микроэлектроника в настоящее время является стратегически важной отраслью развития любого государства. Электронные устройства стали неотъемлемой частью жизни как отдельно взятого человека, так и сообщества людей. Простейшая бытовая техника и сложные медицинские приборы, устройства управления воздушными объектами и энергетическими комплексами, включая атомные, телевидение, средства связи, компьютерная техника и вычислительные сети все это и многое другое яв-

11 ляются результатами развития микроэлектроники, которые делают жизнь человека более комфортной, разнообразной и максимально безопасной. Потребность в разработке все новых и новых электронных изделий стимулирует интенсивность появления новых интегральных технологий и методологий, а также средств проектирования и реализации таких устройств. Данное обстоятельство определяет микроэлектронику одной из наиболее динамично развивающихся отраслей. Однако на фоне такого благополучия необходимо указать на нужды и потребности предприятий и организаций, занятых в области микроэлектроники. Во-первых, это отставание в развитии средств проектирования по сравнению с ростом интегральных технологий, которое подчиняется хорошо известному закону Мура. Во-вторых, дороговизна современных производственных линий. В-третьих, отсутствие эффективных недорогих средств обеспечения качества и надежности выпускаемых устройств, и др. Но в качестве самой главной стратегической проблемы рассматривается нехватка квалифицированных специалистов, что является ограничивающим фактором появления новых предприятий и стабильной работы уже существующих. Анализ сложившейся ситуации показывает, что в ближайшие годы данная тенденция сохранится, и потребность в квалифицированных кадрах будет только увеличиваться. К причинам данной особенности можно отнести следующие факты: 1) технические, точные науки считаются среди школьников более сложными; как следствие, 2) технические специальности являются менее популярными среди абитуриентов по сравнению с гуманитарными; 3) получение молодыми специалистами навыков и хорошей практики в области микроэлектроники требует большого количества времени (7 10 лет); 4) неотъемлемая потребность в постоянном повышении квалификации и переобучении работающих специалистов. Основной проблемой здесь является отсутствие желания у молодого поколения связать свою профессиональную деятельность с техническими науками, позволяющими решать теоретические и практические задачи современной микроэлектроники. Для преодоления данной проблемы в последнее время реализуются различные программы и предпринимается ряд действий, направленных на повышение интереса и уровня заинтересованности в области микроэлектроники среди учеников средних школ, а также лицеев и колледжей средне специального образования. Проведенный среди учащихся средних школ опрос показал, что подавляющее большинство школьников не знают и не понимают назначение микроэлектроники, однако желание уметь работать на компьютере среди них достаточно велико. Естественно, что каждый молодой человек стремиться занять в будущем достойное место в нашем обществе, но большинство из них еще не определилось, какой области отдать предпочтение. Не- 11

12 12 большой процент старших школьников планирует изучать специальности, связанные с информатикой и вычислительной техникой, но знания этих предметов ограничиваются программированием игр и комплектацией современных компьютеров. Таким образом, для повышения заинтересованности молодого поколения микроэлектроникой и смежными с ней областями необходимо предоставить учащимся информацию о назначении и применении этих областей и их несомненной перспективности. В рамках Европейского проекта REASON (IST ) организован одиннадцатый рабочий пакет (WP 11), направленный на работу со школьниками. Внутри этого пакета определены три задачи: 1) подготовка и проведение обзорных лекций по основным направлениям микроэлектроники; 2) организация выставок и демонстраций достижений микроэлектроники; 3) разработка наглядных материалов для обучения и проведения презентаций с использованием Интернет. Работа со школьниками существенно отличается от научной работы или обучения студентов. Она требует особого подхода к организации и проведению занятий. Здесь очень важно правильно расставить акценты для достижения максимального результата. Неверно выбранный подход может привести к диаметрально противоположному результату по отношению к предполагаемому. Вместо повышения уровня интереса к той или иной предметной области у молодого человека может возникнуть чувство неприязни, отчуждения к рассматриваемым вопросам, причем это, скорее всего, произойдет не на понятийном уровне, а на эмоциональном. Для человека в силу особенности его психологии свойственно, что он постарается не иметь дел с теми предметами, к которым испытывает отрицательные чувства или с которыми связаны неприятные воспоминания. В данной работе хочется рассказать о методах и результатах выполнения работ по рабочему пакету номер 11 Владимирским государственным университетом. При подготовке и проведении занятий со школьниками основная ставка нами делалась на положительное эмоциональное влияние на психику молодых людей. Подача материала на уроках осуществляется в форме игры, в которую вовлечен весь класс. Преподаватель обозначает тему урока и доступным, бытовым языком делает вводный экскурс по выбранному вопросу. Причем данное введение сложно назвать лекцией, скорее это рассказ, в котором обобщенно, в доступной для ученика форме излагается зачастую не самый простой материал. Здесь необходимо учитывать, что объем материала, излагаемого за один раз, должен быть не слишком большим, чтобы молодые люди не потеряли нить рассуждений, но и слишком не маленьким, так как в данном случае у школьников пропадет ощущение серьезности проводимых занятий. Опыт показал, что оптимальным является минутный рассказ, сопровождаемый наглядными материалами, после которого следует активная работа с аудиторией. Количе-

13 ство подобных циклов в течение занятия может варьироваться. Работа с классом проводится в виде игры, которая помогает закрепить полученную информацию. Для этой цели используются несколько игр: Загадки (шарады), когда загадывается некоторое слово (термины, понятия, наименования и т.д.) и участники игры должны помочь водящему отгадать загадку, отвечая на его вопросы. Составление и разгадывание кроссвордов. Используя заданную сетку кроссворда и набор слов относящихся к теме урока, участникам игры предлагается разместить слова в сетке и придумать вопросы для них. Конструктор. Участникам игры предлагается описать конструкцию и принцип функционирования определенного электрического устройства, используя при этом предложенный избыточный набор названий отдельных функциональных блоков и электронных компонентов. Моделирование (подвижная игра). Участники игры делятся на две группы. Первой группе предлагается смоделировать работу некоторого устройства с заданными функциями. В виде сигналов и блоков устройства выступают сами ученики. Другая группа должна оценить правильность работы первой. Проведенные по подобной методике занятия показали, что школьники достаточно легко усваивают предложенный им материал и с удовольствием выполняют все задания. В начале курса занятий они все находились примерно на одном уровне знаний, в ходе занятий каждый учащийся стремится не отстать от класса, а командные игры лишь помогают в этом. Кроме того, возрос интерес к самостоятельной работе и выполнению более сложных индивидуальных заданий. Кроме этих занятий планируется проведение викторин. Цель данного мероприятия - побудить школьников к самостоятельной работе. О проведении викторины необходимо предупредить за несколько месяцев. Темы и возможные вопросы также должны быть выданы учащимся заранее. Необходимо организовать занятия, на которых ученики сами будут обсуждать вопросы и задания викторины, преподаватель должен лишь направлять их в нужное русло. Викторина должна иметь командный вид. Команда сама выбирает участника, которому предстоит выполнить задание. Таким образом, учащиеся будут стремиться повысить свои знания и поднять свой авторитет в классе. Наряду с занятиями в классе практикуются внеклассные мероприятия, а именно: участие в выставках, проводимых в городском Экспоцентре, и практических занятиях, которые организуются на базе вычислительного центра нашего университета. В последнее время в нашем городе стало хорошей традицией проведение выставок, демонстрирующих достижения и результаты использования микроэлектронных технологий, как местных производителей электронной аппаратуры, так и мировых лидеров в этой 13

14 14 области. Как правило, в них принимают участие лишь специалисты и заинтересованные лица. Посещение таких выставок школьниками является не совсем обычным явлением, однако, эти мероприятия приносят им большую пользу. Здесь молодые люди могут воочую увидеть широкий спектр результатов использования современных достижений в области микроэлектроники, о которых раньше они только слышали. Кроме того, окружающая обстановка, масштабность происходящего оказывают существенное влияние на восприятие юных участников. Они могут оценить значимость происходящего и ощутить потребность в их собственном активном участии в этой области. Занятия в компьютерном классе университета обеспечивают для школьника возможность использования вычислительной техники при решении различных задач. На первых занятиях они играют в компьютерные игры. Им показывается, что всего несколькими клавишами они могут управлять действиями героев и объектами игры. После чего демонстрируется возможность использования компьютеров для управления реальными объектами (роботами-манипуляторами или станками с ЧПУ). Причем молодые люди могут увидеть, что этот процесс не намного сложнее только что рассмотренной игры. На последующих занятиях школьникам рассказывают о компьютерных сетях и учат работать в Интернете. Основная цель этих занятий показать, как компьютеры и другие изделия микроэлектронной техники могут облегчать труд человека, помочь ему при решении тех или иных задач. Последнее занятие призвано показать, что компьютер не только средство развлечений, но и незаменимый помощник при разработке, проектировании новых электронных устройств. Школьникам предлагается с помощью современных средств САПР выполнить моделирование заранее подготовленных для этого проектов, получить графики формируемых зависимостей. Основное внимание здесь уделяется простоте использования средств проектирования при разработке сложных электронных изделий, а также тому, что, получив дополнительные знания, каждый школьник сможет разрабатывать такие устройства самостоятельно. Опыт показал, что работа со школьниками позволяет сформировать у них наряду с общеучебными умениями и навыками, общекультурные навыки планирования своей деятельности и умение перспективно мыслить. Польза данных мероприятий очевидна. Естественно, что не все учащиеся свяжут свое будущее с деятельностью в области микроэлектроники, но каждый из участников данных занятий приобщается к информационной культуре, что поможет существенно облегчить процесс их вхождения в новое информационное общество г. Владимир, ул. Горького, д.87, Владимирский государственный университет, кафедра ВТ, т ,

15 Секция 2: МЕТОДОЛОГИИ И СИСТЕМЫ АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ РЭА И ЭВА 15 УДК СОСТОЯНИЕ В ОБЛАСТИ ПРОЕКТИРОВАНИЯ ЭЛЕКТРОННЫХ СИСТЕМ В.Н. Ланцов Владимирский государственный университет Сложность современных электронных систем постоянно растет, растет число выполняемых ими функций. Одной из современных тенденций является интеграция всех функций в одном кристалле, так называемая технология «систем на кристалле» (system-on-chip). Сейчас уже обсуждаются варианты реализации микросхем, содержащих более 100 млн. транзисторов. Все это обуславливает более высокие требования, предъявляемые к квалификации проектировщиков, и наличию более совершенных средств и методологий проектирования таких систем. В тоже время растет и стоимость реализации (изготовления) сложных электронных систем. Так, например, число основных шагов изготовления микросхем по технологии КМОП выросло до 200 в 2000 г. (по сравнению с 150 в 1995 г.), а в 2005 г. предполагается, что достигнет 300. Переход к новым технологическим нормам, от 0,35 мкм к 0,25 мкм, и затем к 0,17 и 0,13 мкм, позволило значительно сократить размеры кристалла, перейти к более экономичному потреблению по току, но в тоже время привело к резкому увеличению стоимости производства таких микросхем. Так если при переходе от технологии 0,35 мкм к технологии 0,25 мкм требовал от фирмы вложения примерно в 700 млн. долларов США, и это еще было посильно многим компаниям, то переход от технологии 0,17 мкм к 0,13 мкм потребовал от компаний вложений примерно в 2,5 млрд. долл. Предполагаемый в ближайшее время переход к технологическим нормам 0,09 мкм потребует уже порядка 7 млрд. долл. вложений. Таких средств даже у ведущих мировых микроэлектронных компаний нет. Уже сейчас большинство мировых лидеров объединяются для реализации совместных проектов по созданию современных производственных линий. Здесь следует заметить, что такая ситуация приведет к значительному сокращению числа микроэлектронных фирм, владеющих нанотехнологическим производством, и многие передовые западные электронные фирмы окажутся в той же ситуации, что и Россия, т.е. они могут проектировать и выпускать сложнейшие электронные системы, изготовление которых будет передаваться небольшому числу передовых микроэлек-

16 16 тронных компаний. Разговоры о том, что Россия в области микроэлектроники отстала «навсегда» принимают совсем другой оборот. России, в первую очередь, необходимо осваивать современные методологии и средства проектирования, проектировать конкурентно способные системы, изготовление которых, как и для большинства других стран, возможно на производственных линиях микроэлектронных фирм-лидеров. В настоящее время для большинства стран Европы крупносерийное производство современных стандартных микросхем (микропроцессоры, память и т.п.) в условиях отсутствия прямого доступа к современным технологическим мощностям практически не возможно. Что же остается делать таким странам? Ответ на этот вопрос уже принят в странах Западной Европы. При поддержке Европейской Комиссии основное усилие направлено на освоение и развитие рынка специализированных интегральных схем (ASIC Application Specific Integrated Circuits), проектирование и изготовление электронных систем для новых прикладных областей (мобильная связь, сетевое оборудование, автомобильная электроника, бытовая электроника, специализированные высокочастотные и смешанные аналого-цифровые схемы), разработка микросистем (MEMS Micro Electromechanical Systems), «чистое» проектирование (проектирование электронных систем под заказ в специализированных центрах) и услуги изготовления (размещая заказы в ведущих микроэлектронных компаниях). Следует особо отметить, что проектирование современных сложнейших электронных систем требует применения довольно дорогостоящих систем автоматизированного проектирования (САПР). Стоимость одно лицензии на САПР мировых лидеров, фирм CADENCE, Mentor Graphics и SYNOPSYS достигает 1 3 млн. долл. Приобретение таких САПР, даже Европейским небольшим фирмам, практически не возможно, что здесь говорить о российских предприятиях. Но эти САПР ориентированы на проектирование всего спектра электронных систем и, в первую очередь, на проектирование заказных и полузаказных микросхем. Для проектирования специализированных ASIC могут быть использованы и более дешевые продукты, например фирм Innoveda, Tanner и др., стоимость которых может быть порядка 100 тыс. долл. Для проектирования программируемых логических интегральных схем (ПЛИС) используются самые дешевые средства САПР, стоимость которых составляет порядка 3 тыс. долл. Сейчас уже невозможно говорить о проектировании электронных систем без применения САПР, но даже применяя современные САПР, производительность труда проектировщиков значительно уступает темпам роста технических показателей систем, необходимых на рынке. Сложность и трудоемкость проектирования можно продемонстрировать на примере полностью заказной схемы. Так проектирование одного транзистора требует примерно одного часа работы, тогда для проектирования схемы в

17 1000 транзисторов потребуется 7 человеко-месяцев, а для проектирования микропроцессора Intel Pentium 4 25 тыс. чел.-лет. Ясно, что требуются новые подходы и методологии к проектированию современных электронных систем. Рассмотрим некоторые современные подходы к проектированию, но сначала оценим рынок микросхем и его изменения. В 1995 г. Суммарный объем рынка интегральных схем (ИС) составлял 9,5 млрд. долл., из них стандартные ИС имели 2 млрд. долл. (21%), специализированные ASIC 5,6 млрд. долл. (58%), рынок ПЛИС составлял 1,9 млрд. долл. (20%). По итогам 2001 года (суммарный объем 15,8 млрд. долл.), стандартные ИС имели - 2,6 млрд. долл. (15%), ASIC 7,4 млрд. долл. (48%), ПЛИС 5,8 млрд. долл. (36%). Самой популярной технологией проектирования и изготовления ИС сейчас является технология ASIC на основе применения методологии стандартных ячеек. В тоже время можно отметить, что стандартные микросхемы сдают свои позиции, а перспективная технология ПЛИС резко растет в своей популярности. По оценкам специалистов к 2005 году ИС ASIC и ПЛИС практически сравняются по своим объемам. Это подтверждает предыдущие наши соображения по поводу перспектив освоения рынков ASIC и ПЛИС, как в Европе, так и России. Но для достижения таких целей существует множество проблем. Одной из главных является отсутствие большого числа квалифицированных специалистов-проектировщиков, владеющих современными средствами САПР и методологиями проектирования. При проектировании сложнейших электронных систем современными подходами считаются: проектирование систем как сложных аппаратно-программных комплексов, начиная с верификации проекта еще верхних уровнях описания (так называемая методология совместного проектирования Hardware/Software Co-design); проектирование законченных систем в едином кристалле (System-on-Chip); использование средств автоматизированного синтеза на всех уровнях представления спецификаций проекта, особенно на верхних, на основе современных языков описания аппаратуры (Hardware Description Languages HDL); применение в новых проектах многократно используемых готовых ядер, в том числе и разработок других фирм (IP Cores, Re-use) и др. Эти вопросы должны обязательно включаться в учебные планы технических вузов. Но, к сожалению, стремительный прогресс в технологиях проектирования и изготовления приводит к тому, что даже хорошо подготовленные выпускники вузов, через 3 5 лет должны опять проходить переподготовку. Вопросы переподготовки кадров сейчас резко обострился. Именно для решения подобных задач сначала в США (1985 г. - проект MOSIS), а затем в Европе (1989 г. проект EUROCHIP) были спонсированы специальные программы поддержки вузов (в первые годы, а затем и малых предприятий) в области проектирования и изготовления микроэлек- 17

18 18 тронных систем. В 2002 г. стартовал новый проект REASON (IST ), который специально ориентирован на разработку и проведение большого числа обучающих курсов и семинаров по новым методологиям проектирования электронных систем , г. Владимир, ул. Горького, 87, ВлГУ, кафедра ВТ, тел. (0922) УДК ИССЛЕДОВАНИЕ ВОЗМОЖНОСТЕЙ СОЗДАНИЯ ПОЛЬЗОВАТЕЛЬСКИХ АНАЛОГОВЫХ КОМПОНЕНТОВ В САПР ADVANCED DESIGN SYSTEM С. В. Маскеев, М. А. Заболотько г. Владимир, РФ, Владимирский государственный университет Современная САПР создается в соответствии с принципом ее открытости. Свойство открытости означает возможность внесения изменений в систему во время ее эксплуатации. Изменения могут заключаться в добавлении новых или замене старых элементов в программном, информационном, а также в техническом и лингвистическом обеспечениях. Внесение изменений должно быть максимально упрощено и доступно для пользователей САПР. Открытая САПР является развивающейся системой, так как в ней по мере их появления могут быть реализованы более совершенные методы, программы и технические средства; она также легко адаптируется к изменяющимся условиям проектирования. Следовательно, свойство открытости приводит к увеличению срока службы системы, повышает ее универсальность [1]. Разработчики САПР должны учитывать тот факт, что номенклатура выпускаемой продукции постоянно расширяется. Средства САПР разрабатываются значительно медленнее и не успевают реализовывать все достижения современных технологий, поэтому библиотеки компонентов не отвечают всем требованиям разработчиков компонентов, разработчиков схем и разработчиков программ. Поэтому на сегодняшний день актуальным является вопрос об интеграции в САПР средств создания пользовательских моделей компонентов. Одной из систем моделирования, в которой имеются такие средства, является САПР ADS. Назначение пакета ADS это сквозное проектирование и моделирование широкого класса устройств и систем связи в диапазоне ВЧ /СВЧ. В ADS 2001 существует два способа создания компонентов: вопервых, использование внешнего языка высокого уровня; во-вторых, ис-

19 пользование встроенного специализированного языка AEL (Application Extension Language) [3]. В качестве средства реализации первого способа в ADS интегрирован мастер проектирования модели, который обеспечивает интуитивно простую диалоговую среду, с помощью которой разработчики могут создавать для своих целей собственные модели элементов. При соответствующем кодировании эти элементы могут быть использованы в линейном, нелинейном (гармонический баланс) анализе и анализе установившегося режима цепи [6]. Здесь функции математической модели компонентов, отвечающие за связь внутренних параметров с внешними, определяются терминами языка C. Выходными параметрами модели служит матрица проводимостей Y, а входными параметрами напряжение на входах(выходах) модели. При написании кода необходимо учитывать, что требуется соблюдение некоторых соглашений и ограничений, накладываемых ADS. Также необходимо придерживаться объявлений, определяемых ADS. В результате, после компиляции полученного кода с помощью внешнего компилятора Visual C++, получается объектный модуль, который после линковки используется при создании других моделей и моделей схем. Достоинствами этого способа являются: Язык ANSI C ориентирован на вычислительную машину, т. е. получаемые модели специализированы под ЭВМ и могут использовать особые функции работы с памятью, файлами и т. д. Таким образом, достигается максимальная интеграция пользовательской модели аналоговых компонентов в используемую ЭВМ, что позволяет повысить эффективность использования моделью ее ресурсов. Возможно проектирование моделей без дополнительных затрат на углубленное изучение САПР ADS, изучение способов внутреннего представления и обмена данными между частями системы проектирования. Возможность отладки полученной модели c использованием стороннего отладчика даже без привлечения САПР ADS. Недостатки: Одним из основных недостатков создания модели с использованием внешнего языка программирования является наличие проблем связанных с сопряжением двух сложных систем: САПР ADS и системы программирования Visual C++. Это связанно с тем, что очень трудно на начальном этапе создания модели локализовать потенциальные ошибки, а после и устранить их. Большие временные затраты при компиляции, которые сильно увеличивают время, затрачиваемое на создание модели. 19

20 20 Язык является внешним по отношению к САПР ADS, и не специализированным. Это говорит о том, что разработчик моделей может столкнуться с проблемами представления информации в модели и обменом данными с САПР ADS. Следующий способ создания пользовательских компонентов- использование языка AEL. AEL язык программирования, поддерживаемый в пакетах фирмы Agilent Technologies. Язык AEL может использоваться для создания моделей элементов, что наиболее важно для пользователей, которые нуждаются в создании своих библиотек компонентов, а не использующих заранее поставляемые с системой модели. Он также используется для конфигурации и расширения среды проектирования. Подобно языку C, AEL имеет расширенный набор встроенных функций, включающий встроенные библиотеки, функции для файлового ввода-вывода, математические и строковые операции и т.д. Примерами решаемых языком AEL задач являются: организация библиотек и палитр компонентов, определение интерфейса к новым, назначаемым пользователем компонентам, создание новых компонентов с выполнением формирования топологии и т.д [4]. Язык AEL является встроенным в САПР ADS и специализированным, и, как следствие, для разработчика модели предоставлен прямой доступ к внутренним данным САПР ADS. Большие возможности разработчика подкрепляются широким набором специализированных функций [4]. Положительным моментом также является отсутствие затрат, связанных с освоением стороннего языка и компилятора. Недостатки: необходимость глубокого изучения структуры САПР ADS, понимание функционирования системы, а также необходимость изучения специализированного языка, недостаточно гибкая система отладки, нет возможности напрямую использовать вычислительные ресурсы. Таким образом, открытость современных САПР позволяет не только расширять возможности системы, но и использовать её для проектирования и моделирования сложных современных устройств. Литература 1. Норенков И. П., Маничев В. Б. Системы автоматизированного проектирования электронной и вычислительной аппаратуры. М.: Высш. шк., с. 2. Норенков И. П., Маничев В. Б. Основы теории и проектирования САПР. М.: Высш. шк., с. 3. Circuit Components Hewlett-Packard Corporation, AEL- Hewlett-Packard Corporation, Signal Processing Components- Hewlett-Packard Corporation, Circuits Simulation Hewlett-Packard Corporation, г. Владимир, ул. Горького, д.87, т ,

21 21 УДК ПРОЕКТИРОВАНИЕ ДИНАМИЧЕСКИ РЕКОНФИГУРИРУЕМЫХ СИСТЕМ НА БАЗЕ СПЕЦИАЛИЗИРОВАННОГО ТРАНСЛЯТОРА ЯЗЫКА VHDL Реутов Д.В., Руфицкий М.В, Соболев С.Д. Владимирский государственный университет, ФРЭМТ, Кафедра КТ РЭС Наиболее эффективной реализации сложных математических вычислений можно достичь с помощью динамически реконфигурируемых систем (ДРС). В состав ДРС входит: процессор, реконфигурируемый сопроцессор (РСП) на базе ПЛИС и модуль загрузки конфигураций в сопроцессор [1]. Такая архитектура позволяет совместить два достоинства: организация быстрого аппаратного решения и возможность создания гибкой системы для любого набора функций. В этом случае процесс реконфигурирования РСП происходит параллельно работе процессора. Принцип реализации любого набора алгоритмов цифровой обработки данных на базе ДРС может быть представлен в пять этапов: - определение необходимого набора алгоритмов или набора разных параметров одного алгоритма; - создание соответствующих конфигураций РСП; - определение принципов смены конфигураций РСП; - создание программы для процессора с учетом алгоритма смены конфигураций; - разработка интерфейсной части ДРС и дополнительных модулей для функциональной законченности устройства. Возможно существование определенного набора альтернативных решений, выбор среди которых должен осуществляться с учетом специфики реализуемых функций и целей создания устройств на базе ДРС. Основная проблема заключается в отсутствие общих критериев оптимизации при разработке устройств на базе ДРС (и как следствие - отсутствие специализированных САПР). При разработке ДРС первоначальной задачей является выбор конфигураций для реконфигурируемого сопроцессора (РСП). Одновременно должны учитываться как аппаратные (количество задействованных логических вентилей для каждой конфигурации), так и временные (время реконфигурации и время вычисления) ограничения. С учетом этого возникает необходимость в разбиении сложных функций на подфункции [2]. При этом реализация каждой подфункции может быть программной (процессор), аппаратной (РСП) или аппаратно-программной для достижения максимального быстродействия и минимизации суммарных затрат времени на реконфигурирование и обработку данных.

22 22 Большинство сложных алгоритмов управления, обработки и анализа данных могут быть реализованы с помощью конечных автоматов [3]. Так, например, при обработке графического изображения в формат JPEG ДРС должна выполнять следующие функции [4]: - преобразование изображения в оптимальное цветовое пространство; - субдискретизация компонентов цветности усреднением групп пикселей; - применение дискретного косинус преобразования (ДКП) для уменьшения избыточности данных изображения; - квантование каждого блока коэффициентов ДКП с применением весовых функций, оптимизированных с учетом визуального восприятия человеком; - кодирование результирующих коэффициентов (данных изображения) с применением алгоритма Хаффмана для удаления избыточности информации. С одной стороны, ни один из указанных этапов обработки данных не может начаться раньше момента окончания предыдущего. С другой стороны, каждый шаг алгоритма является достаточно трудоемкой (как вычислительно, так и аппаратно) задачей и требует значительных ресурсов. Поэтому при разработке потребуется сделать выбор между комплексной реализацией всего алгоритма в одном кристалле и его частичной реализацией в виде отдельных конфигураций. Время конфигурирования РСП прямо пропорционально зависит от тактовой частоты конфигурационного автомата РСП, числа логических блоков (ЛБ) в РСП и объема конфигурационных данных одного ЛБ [1, 5]. Следовательно, чем больше логическая емкость, занимаемая реализуемой функцией в РСП, тем больше время реконфигурирования. С другой стороны, чем более комплексная функция для решаемой задачи будет реализована в РСП, тем меньше будет требоваться реконфигураций. Одним из путей для повышения быстродействия может быть разбиение функции на составные p i-тых подфункции [2], требующих меньшее число ЛБ и меньшей логической емкости РСП, что приведет к снижению времени реконфигурирования. При этом можно использовать следующее условие для оптимизации процесса разработки ДРС: p tci + ( tli + tmi ) ni tc + ( tl + tm ) n <, (1) i= 1 ni n где t c время конфигурирования, с; t l время пересылки информации на РСП, с; t m время выполнения операции с помощью РСП, с; n число выполненных операций без реконфигурирования. Соответствующие величины с i -тым индексом относятся к обозначению параметров подфункций.

23 Одновременно с выражением (1) должно соблюдаться условие целесообразности использования реализации вычисления функции на базе ДРС для правой части неравенства [1, 5]. Таким образом, имея исходный код, описывающий весь процесс (алгоритм) обработки данных, путем применения специализированной САПР ДРС можно значительно повысить эффективность разработки и функционирования ДРС, в частности за счет использования модуля на базе приведенного выше критерия для оптимизации структуры конфигураций и порядка их загрузки. Данную функцию можно реализовать с помощью специализированного транслятора языка описания аппаратуры. В первом приближении можно считать, что работа ведется с уже проверенными на наличие ошибок и откомпилированными с помощью САПР ПЛИС VHDL-файлами. Далее с помощью транслятора САПР ДРС требуется: - определить множество терминальных и нетерминальных символов (полный словарь) языка VHDL; - сформулировать правила грамматики языка VHDL; - создать описание синтаксических диаграмм языка VHDL. Результатом анализа должно стать вычленение из программного кода части подключения библиотек, декларативной части объекта, архитектуры объекта и процессов в нем, а так же построение синтаксических деревьев процессов для всех VHDL-файлов проекта. Эта задача относится к общим вопросам построения трансляторов и достаточно хорошо проработана [6, 7]. Основные действия связаны с вычленением необходимых подфункций из всех возможных конфигураций РСП, их оптимизация и создание новых конфигураций. Имея после работы транслятора набор синтаксических деревьев, проводиться их сравнение: выявление функционально идентичных процессов, а так же независимых процессов. В общем случае независимыми можно считать процессы, если они разделены в выполнении по времени с другими процессами и не оперируют общими с ними переменными. Эти процессы могут быть представлены как одно из состояний конечного автомата. Условия перехода из одного состояния в другое (смена конфигураций) определяется выходными данными процессов и текущим состоянием конечного автомата. Следовательно, помимо детектирования необходимых фрагментов в VHDL-файлах транслятору необходимо генерировать модули (общие для всех конфигураций), отвечающие за инициализацию реконфигурирования РСП (выработку прерывания от РСП к модулю загрузки конфигураций). Одновременно с этим интерфейсная часть описания конфигурации РСП на VHDL будет оставаться постоянной для всех файлов проекта, в том числе и для вновь синтезируемых конфигураций, так 23

24 24 как ДРС имеет постоянную архитектуру: процессор, РСП, память и периферийные устройства. В итоге результатом анализа должна стать информация об интерфейсной части и процессе управления конечным автоматом, характерная для каждого файла проекта и всего набора конфигураций в целом, а так же информация о функционально идентичных и неидентичных процессах во всем предоставленном наборе. После чего производится формирование новых конфигураций на базе процессов, реализуемых исходной конфигурацией. Достаточно наглядным примером может служить алгоритм JPEG каждый этап может быть реализован в виде отдельной конфигурации, по окончании работы которой вырабатывается прерывание для загрузки следующей конфигурации. Так как большинство мультимедийных алгоритмов обработки данных схожи по структуре и принципам функционирования, то создание модуля транслятора для специализированной САПР ДРС, реализующего оптимизацию исходного кода и порядка загрузки конфигураций, может дать значительный выигрыш не только в сокращении времени разработки ДРС, но и в повышении производительности таких систем. В общем случае, используя формулу (1) для построения модуля САПР ДРС, любой алгоритм, который возможно представить в виде конечного автомата, может быть оптимизирован подобным образом. Литература 1. Руфицкий М.В., Федотов М.Ю. Применение ПЛИС в качестве динамически реконфигурируемого сопроцессора // Электроника, информатика и управление: Сборник научных трудов преподавателей, сотрудников и аспирантов, Вып. 1 Владимир: ВлГУ, С Реутов Д.В. Функциональный подход к синтезу ЭВС на безе динамически реконфигурируемых вычислителей // Электроника, информатика и управление: Сборник научных трудов преподавателей, сотрудников и аспирантов, Вып. 3 Владимир: ВлГУ, С Льюис Ф. и др. Теоретические основы построения компиляторов. М.: Мир, с. 4. Д. Мюррей, У. ван Райпер Энциклопедия графических форматов: пер. с англ. Киев: Издательская группа BHV, с. 5. Руфицкий М.В., Федотов М.Ю. Оценка эффективности применения динамически реконфигурируемого сопроцессора // Электроника, информатика и управление: Сборник научных трудов преподавателей, сотрудников и аспирантов, Вып. 2 Владимир: ВлГУ, С Пратт Т. Языки программирования: разработка и реализация, пер. с англ. под ред. Ю. М. Баяковского. - М.: Мир, с. 7. Касьянов В.Н. Оптимизирующие преобразования программ. М.: Наука, с. Россия, , Владимир, ул. Горького, 87, ВлГУ, Факультет радиофизики, электроники и медицинской техники, кафедра КТРЭС. тел. (0922) ,

25 Секция 3: ПРОЕКТИРОВАНИЕ УСТРОЙСТВ НА ПЛИС 25 УДК РЕАЛИЗАЦИЯ БЛОКА СОГЛАСОВАННЫХ ФИЛЬТРОВ В БАЗИСЕ ПЛИС ФИРМЫ XILINX Г.А. Лобачев, П.В. Плотников, Е.Б. Коблов. г. Владимир, РФ, Владимирский государственный университет В настоящее время развитие средств связи идет в направлении использования методов цифровой обработки сигналов. Вследствие этого все большее количество данных передается в виде цифро-модулированных сигналов. Одной из основных проблем является повышение помехоустойчивости передаваемых данных. Для этого применяется ряд методов, таких как дублирование, циклическое и сверточное кодирования. Важное место среди них занимает включение в сигнал тестовых последовательностей, которые позволяют приемнику настроиться на канал, имеющий наилучшее соотношение сигнал-шум. Одним из вариантов таких устройств является блок согласованных фильтров. При этом данные передаются на нескольких каналах, которые как правило имеют разные характеристики сигнал-шум. Для каждого канала заданы несколько тестовых последовательностей, по которым определяется тот, для которого отношение сигнал-шум наилучшее. Таким образом, задача нахождения наилучшего канала сводится к вычислению набора взвешенных сумм, по которым можно определить коэффициент корреляции между сигналом на каждом канале и соответствующей тестовой последовательностью. При передаче тестовой последовательности наблюдается резкий всплеск коэффициента корреляции, причем для наименее зашумленного канала значение коэффициента корреляции максимально. Таким образом, задача выделения канала с наилучшим отношением сигналшум сводится к сравнению значений взвешенных сумм для всех каналов. По значению этого коэффициента можно судить также и о типе передающейся последовательности. Для системы, содержащей на входе n каналов и m тестовых последовательностей необходимо рассчитать n m коэффициентов корреляции, т.е. значение коэффициента корреляции подсчитывается для каждой тестовой последовательности на каждом канале. Обозначим через x i, j - значения входных отсчетов для i -ого канала, j - номер отсчета. Длины тестовых последовательностей одинаковы и равны l отсчетов. В этом случае коэффициенты корреляции рассчитываются по формуле:

26 26 = 1 a= 0 K x T, i, j l n( b a) + j где i - номер синхропоследовательности, i [ 0; m 1] ; j - номер трека, j [ 0; n 1] ; a - смещение во входной последовательности, [ 0; l 1] a ; b- текущий отсчет входной последовательности; T - тестовая последовательность; K i, j - значения коэффициентов корреляции. Среди вычисленных коэффициентов корреляции находится максимум: i, a ( K ) = max max, K max i, j i= 0.. m 1 j= 0.. n 1 где i - номер синхропоследовательности; j - номер трека. В результате получаем номер тестовой последовательности и номер канала, на котором обнаружен максимум. Таким образом, можно однозначно установить номер канала, имеющий наилучшее отношение сигналшум. Данные с этого канала подаются на выход. Было предложено реализовать блок согласованных фильтров, в котором количество каналов равно четырем, количество тестовых последовательностей равно двум. Длина тестовой последовательности равна 32 отсчетам, причем элементы принимают два значения: -1 и +1. Данные с четырех каналов поступают по одному физическому каналу с временным разделением и представлены в дополнительном коде. Разрядность входных данных равна 12 битам. Для определения наилучшего трека необходимо вычислить 8 коэффициентов корреляции по 4 для каждой тестовой последовательности. Далее находится максимальный коэффициент корреляции, и по нему определяется номер наилучшего канала, однако при реализации был учтен тот факт, что предложенные нам тестовые последовательности являлись взаимоинверсными. Это позволило сократить количество вычисляемых коэффициентов корреляции до четырех, которые вычисляются для первой тестовой последовательности. При этом максимальному значению коэффициента соответствует канал, для которого корреляция с первой тестовой последовательностью максимальна. Напротив, по минимальному значению можно определить канал для второй тестовой последовательности. Сравнивая между собой модули минимума и максимума можно определить тип тестовой последовательности. Дополнительной функцией данного устройства является преобразование данных с наилучшего канала в битовый поток. Также необходимо сформировать сигналы начала кадра и типа тестовой последовательности.

27 Необходимым условием детектирования тестовой последовательности является совпадение знаков входных данных со знаками одной из тестовых последовательностей. Только в данном случае будет осуществляться выбор наилучшего трека. Вышеописанный алгоритм работы выполнялся для каждой временной точки. Помимо этого необходимо отметить, что на практике возникала ситуация «сползания» канала, поэтому для достоверного выбора наилучшего трека необходимо было производить вычисления в двух соседних точках. Для отладки и оптимизации приведенного алгоритма была разработана программная модель, которая была полностью протестирована на реальных данных, полученных с демодулятора. Структурная схема блока согласованных фильтров показана на рисунке. 27 Входные данные Буферный регистр Очередь на 32 отсчета Аккумулятор Буферный регистр Очередь на 32 отсчета Аккумулятор Буферный регистр Очередь на 32 отсчета Аккумулятор Блок поиска максимума Очередь на 32 отсчета Аккумулятор Блок сравнения с тестовой последов ательностью Блок формирования битового потока Битов ый поток Структурная схема блока согласованных фильтров

28 28 Входные данные защелкиваются в буферные регистры для 0, 1 и 2 канала. Данные для 3-его канала поступают на очередь напрямую. Для вычисления коэффициентов корреляции используется 4 аккумулятора. Параллельно с их расчетом происходит сравнение с синхропоследовательностью. Далее рассчитанные для текущего отсчета коэффициенты поступают на блок вычисления максимума, где формируется номер канала и тип тестовой последовательности. За окончательную обработку результатов расчета сумм, поиска максимума и сравнения с тестовой последовательностью, а также за формирование битового потока с наилучшего канала отвечает блок формирования битового потока. Т.к. алгоритм работы предполагает сравнение с тестовой последовательностью и подсчет коэффициентов корреляции для предыдущих 32 отсчетов, то необходимо было реализовать очереди на 32 отсчета. Очереди в базисе ПЛИС могут быть реализованы множеством способов (на распределенной памяти, на SRL, на блоках RAM). Было принято решение выполнить очереди на RAMB по двум причинам. Первой причиной является то, что в силу особенностей схемотехники демодулятора, который располагался в одном кристалле с блоком согласованных фильтров, в кристалле оказалось много неиспользованных блоков RAM. Второй причиной послужил тот факт, что при использовании RAM наименее (по сравнению с другими подходами) используются логические и трассировочные ресурсы кристалла (в распоряжении было около 30% емкости ПЛИС V300EPQ240). Для хранения тестовой последовательности в блоке согласованных фильтров использовались SRL, т.к. это требует наименьшее количество ресурсов. В связи с тем, что входные данные по всем четырем каналам поступают раз в 64 такта стало возможным применение последовательной схемы вычисления коррелирующей функции, что позволило значительно сократить ресурсы необходимые для реализации данного устройства в ПЛИС. Устройство было протестировано моделированием, где в качестве тестов использовались реальные данные, полученные с демодулятора. Прототип устройства был реализован в ПЛИС V300EPQ-240 и использовался совместно с демодулятором. Данная реализация блока согласованных фильтров работала на тактовой частоте 72 МГц и занимала 298 Slices это 9% приведенного кристалла. В них занято 302 триггера 461 LUTs, и два RAMB блока. Литература 1. Стешенко В. Б. Особенности проектирования аппаратуры цифровой обработки сигналов на ПЛИС с использованием языков описания аппаратуры // Сборник докладов 2-й Международной конференции «Цифровая обработка сигналов и ее применения» , Москва, МЦНТИ, том 2, с Цифровая обработка сигналов / А.Б. Сергиенко СПб.: Питер, с.

29 3. Alan V.Oppenhein, Ronald W. Schafer Discret-Time Signal Processing // Prentice-Hall, Inc., Upper Saddle River, New Jersey 07458, 1999, pp The Programmable Logic Data Book // Xilinx, УДК (075.8) РЕАЛИЗАЦИЯ ЦИФРОВОГО СИНТЕЗАТОРА ЧАСТОТЫ НА ОСНОВЕ ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ СХЕМ ФИРМЫ XILINX М.А. Морозов, Н.А. Миронов Владимирский государственный университет Цифровые синтезаторы частот (DDS Direct Digital Synthesizers, NCO Numerically Controlled Oscillators) являются важными компонентами во многих цифровых системах связи и телекоммуникаций, используются для реализации различных схем модуляции и демодуляции сигналов (PSK, FSK, MSK), преобразователей частот (digital up/down converters), цифровых ФАПЧ (PLL) и т.д. Цифровые синтезаторы частот предназначены для генерирования синусоиды заданной частоты. Генерируемая синусоида представляется в виде последовательности отсчетов с определенной частотой синхронизации. Принцип построения данных систем основан на использовании таблицы отсчетов синусоиды и схемы, генерирующей фазовый аргумент таким образом, чтобы последовательность отсчетов на выходе таблицы соответствовала синтезируемой частоте. Основным параметром, который определяет значение синтезируемой частоты является фазовый инкремент θ, который определяется следующим образом fout m θ = 2, f где out clk f генерируемая частота, f clk частота синхронизации, m - разрядность адреса таблицы отсчетов синусоиды. Рассматриваемая реализация цифрового синтезатора частоты основана на возможности представления фазового инкремента в виде правильной рациональной дроби f θ = i. d Синтезатор реализован в виде двух модулей на языке VHDL: первый модуль сам синтезатор, и входящий в него модуль таблица отсче-

30 30 тов синусоиды, который, в принципе, может использоваться отдельно от синтезатора для реализации каких-либо других компонентов. Интерфейс подключения модуля представлен на рис. 1. Описание входных и выходных сигналов модуля представлено в табл. 1. Структурная схема модуля представлена на рис n n ic_i fc_i dc_i dvc dds ic fc dc sin cos clk Рис. 1. Интерфейс модуля. Сигнал ic_i[9:0] fc_i[(n-1):0] dc_i[(n-1):0] Dvc Clk sin[12:0], cos[12:0] Таблица 1. Описание сигналов. Описание 10-разрядная шина, по которой в модуль может быть загружена целая часть значения фазового инкремента n-разрядная шина, по которой в модуль может быть загружено значение числителя дробной части фазового инкремента n-разрядная шина, по которой в модуль может быть загружено значение знаменателя дробной части фазового инкремента Сигнал достоверности данных на шинах ic_i, fc_i, dc_i Сигнал синхронизации 13-разрядные шины выходных значений отсчетов синуса и косинуса генерируемой частоты Текущая реализация таблицы отсчетов синусоиды является фиксированной, т.е. никаким образом не параметризуется. Число отсчетов на период 1024, разрядность отсчетов 13 бит ( , 13-й бит используется только для представления значения +2048). Значения таблицы формировались путем умножения значения синуса на число 2048 (что при двоичном представлении соответствует сдвигу на 11 разрядов влево) и отбрасыванием дробной части числа. При реализации в кристалле для хранения значений таблицы использовалась блочная память, причем в памяти хранятся отсчеты положительной полуволны синуса, отрицательные значения формируются с использованием дополнительной логики. Положительная полуволна синуса определяется с помощью 512-ти 13-разрядных отсчетов и для ее хранения используются два блока памяти с организацией 256x16 (причем используются только младшие 13 бит), что дает возможность без каких-либо дополнительных затрат оборудования поднять разрядность отсчетов до 16 бит.

31 Рис. 2. Структурная схема модуля 31

32 32 Для того, чтобы можно было одновременно получать значения синуса и косинуса заданного аргумента, при реализации была использована двухпортовая память, один порт для получения значений синуса, другой косинуса. Для получения значения косинуса к входному аргументу добавляется значение 256, что соответствует сдвигу на четверть периода. Компонент построен по конвейерному принципу, для определенного аргумента задержка выдачи соответствующих отсчетов синуса и косинуса составляет 5 тактов. Конфигурация синтезатора определяется generic-параметрами, в частности, синтезатор может быть реализован с постоянным значением фазового инкремента (rg=false), что определяет фиксированную частоту генерируемого сигнала, или значение фазового инкремента может меняться в процессе работы синтезатора (rg=true), что дает возможность перестройки частоты. В случае, если значение фазового инкремента является фиксированным, частоту генерируемого сигнала определяют generic-параметры i, f, d, которые представляют из себя соответственно целую часть, числитель и знаменатель значения фазового инкремента. Если синтезатор сконфигурирован так, что значение фазового инкремента может быть изменено в процессе его работы, то новое значение фазового инкремента загружается с шин ic_i, fc_i, dc_i по переднему фронту тактового сигнала во время активности сигнала dvc (dvc=1), в этот же момент происходит обнуление всех конвейерных регистров. В случае фиксированного значения фазового инкремента на вход dvc может быть подан какой-либо сигнал сброса или он может быть установлен в ноль. С помощью generic-параметра n определяется разрядность числителя и знаменателя фазового инкремента, чем больше разрядность, тем меньший шаг перестройки по частоте можно получить. Но при увеличении разрядности данных значений возрастает разрядность компаратора, что может привести к снижению достижимой тактовой частоты работы синтезатора. Рассматриваемый синтезатор может быть реализован в кристаллах Xilinx следующих серий: Virtex, VirtexE, SpartanII, SpartanIIE. При реализации в кристалле VirtexE (xcv300epq240-6) были получены следующие результаты: - при разрядности 15 бит числителя и знаменателя дробной части фазового инкремента (минимальный шаг перестройки по частоте 2 Гц), достижимая тактовая частота работы устройства составляла более 100 МГц; - при увеличении разрядности до 26 бит (минимальный шаг перестройки по частоте 0, Гц), достижимая тактовая частота опускалась до 70 МГц , г. Владимир, ул. Горького, д.87, ВлГУ, кафедра ВТ, т ,

33 33 УДК ПРИМЕНЕНИЕ КРИПТОАЛГОРИТМОВ В УСТРОЙСТВАХ РЕАЛИЗУЕМЫХ НА ПЛИС С.Н. Поляков, А.А. Зоркальцев Томский Политехнический Университет В последнее время широкое распространение получили программируемые логические интегральные схемы (ПЛИС). На ПЛИС разрабатываются множество цифровых устройств различного назначения [1]. В настоящее время наблюдается быстрое развитие рынка телекоммуникационных систем для которого остро стоит проблема защиты информации от несанкционированного доступа при передачи ее по открытым каналам связи. На сегодняшний день известно множество методов защиты данных, самым надежным и распространенным из них является криптографическое кодирование информации. При проектировании специализированных устройств передачи данных реализуемых на ПЛИС актуальна задача реализации криптоалгоритмов на этой же элементной базе. Так как отказ от применения внешних микросхем реализующих тот или иной криптоалгоритм и реализация этого алгоритма на одной ПЛИС вместе с проектируемым устройством обладает рядом преимуществ. Во-первых, увеличивается надежность проектируемого устройства, обусловленная меньшим количеством внешних соединений. Во-вторых, уменьшаются габаритные размеры и энергопотребление устройства, за счет сокращение количества элементов схемы. В-третьих, появляется возможность замены криптоалгоритма без внесения изменений в схему устройства. На Кафедре Вычислительной техники Томского политехнического университета, начиная с 1993 года, ведутся работы по проектированию специализированных цифровых систем на базе ПЛИС. В настоящее время кафедра принимает официальное участие в университетской программе фирмы Altera, ведется обучение студентов и разработка устройств на базе ПЛИС этой фирмы. Для защиты информации в проектируемых на кафедре устройствах был реализован алгоритм DES. Выбор этого алгоритма был сделан не случайно. На данный момент он является одним из самых распространенных в мире и принят разными организациями и странами в качестве стандарта [2,3]. В докладе описана реализация выбранного алгоритма. Разработанная схема содержит следующие выводы: 64-разрядный вход данных, 56- разрядный вход ключа, 64-разрядный выход зашифрованных данных, вход управления выбором режима работы (шифрование/дешифрование), вход

34 34 начала работы, выход окончания шифрования и 3 входа тактовых импульсов. Как видно, схема имеет простой интерфейс, что значительно расширяет область ее применения. Использование трех синхроимпульсов (одной частоты, но с некоторым смещением друг относительно друга) позволяет добиться максимального быстродействия на конкретной ПЛИС. Особенностью данной разработки является использование встроенных блоков памяти (ВБП) ПЛИС для реализации одного из этапов алгоритма DES (подстановок в S-блоках) [2]. Поэтому данная реализация алгоритма DES, может быть осуществлена только на ПЛИС, имеющих не менее 8 ВБП (в каждом из них используются только 256 бит). Полученная реализация алгоритма на ПЛИС семейства FLEX10K требует около 450 логических ячеек, максимальная скорость обработки данных составляет около 52.8 Мбит/с (при частоте тактовых импульсов 0.86 МГц), что сравнимо с параметрами известных реализаций этого алгоритма на специализированных микросхемах. Результаты получены с помощью моделирования работы схемы в среде MAX+PLUS II. Алгоритм DES был описан на языке VHDL [4], с использованием лишь небольшого количества стандартных компонентов системы MAX+PLUS II (в основном для работы с ВБП), что позволяет с минимальными затратами перенести данный проект на ПЛИС других фирм и ASIC. Полученные результаты показывают, что данная реализация алгоритма DES может быть успешно использована при проектировании различных телекоммуникационных систем и устройств хранения и передачи данных. Так же полученные результаты могут использоваться в учебном процессе при изучении дисциплин по проектированию цифровых систем на ПЛИС и по защите информации. Литература 1. Стешенко В.Б. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов. М: ДОДЭКА, Брюс Шнайер. Прикладная криптография: Пер. 2-е издание. (http://www.ssl.stu.neva.ru/psw/crypto/appl_rus/appl_cryp.htm). 3. Зегжда. Д.П., Ивашенко А.М. Как построить защищенную информационную систему. Технология создания безопасных систем. СПб.: НПО «Мир и семья-95», ООО «Интерлайн», П.Н. Бибило. Основы языка VHDL. М.: СОЛОН-Р, г. Томск, ул. Сибирская ,

35 35 УДК АППАРАТНОЕ CONTINUOUS ВЕЙВЛЕТ-ПРЕОБРАЗОВАНИЕ В ПРЕЦИЗИОННОМ АНАЛИЗАТОРЕ ФАЗОЧАСТОТНЫХ ХАРАКТЕРИСТИК ГАРМОНИЧЕСКИХ СИГНАЛОВ И.Е. Тарасов, Д.С. Потехин Ковровская государственная технологическая академия Continuous вейвлет-преобразование, являющееся разновидностью вейвлет-анализа, одного из современных методов обработки сигналов, представляет собой эффективный способ исследования переменных сигналов с нестационарными параметрами. Наиболее часто данный метод используется для разложения анализируемых сигналов в базисе функций определенного вида, что позволяет реализовывать эффективные алгоритмы сжатия информации. Однако в ряде источников (например, [1]) указывается, что использование функций конечной энергии вместо рядов Фурье позволяет существенно улучшить сходимость разложения и в ряде случаев избавиться от появления артефактов, обусловленных эффектами квантования и ограниченными пределами интегрирования при машинной реализации алгоритмов обработки. Поскольку вейвлет-функция представляет собой функцию конечной энергии, она может быть успешно применена для разложения такого рода. Несмотря на общую направленность вейвлет-анализа на исследование нестационарных сигналов, авторами выявлена высокая эффективность использования вейвлет-функции на базе вейвлета Морле для анализа переменных сигналов со стационарными параметрами. При этом введение бесконечно малого затухания приводит к получению оконной функции вида x 2 k f ( x) = e, минимизирующей произведение ширины полосы пропускания и временного интервала, необходимого для анализа. Как показано в [2], строгий учет эффектов квантования по уровню и по времени, а также конечных интервалов интегрирования при машинной реализации вейвлет-преобразования, позволяет добиться существенно лучшей точности определения фазочастотных характеристик анализируемого сигнала со стационарными параметрами. В частности, с использованием базовых функций, полученных в [2], был создан прецизионный измеритель разности фаз сигналов промышленной частоты. Измеритель использовал аппаратное вычисление вейвлет-плотности входных сигналов с накоплением и последующей статистической обработкой полученной информации [3]. Несмотря на то, что величина квантования по времени соответствовала разности фаз 10-2 рад, экспериментально полученная точность (в сравнении с измерительным мостом Р5026) составила 10-4 рад. Этот факт демонстрирует высокую эффективность методов continuous вейвлет-

36 36 преобразования в сочетании со статистической обработкой получаемой информации применительно к анализу сигналов со стационарными параметрами. Это дает возможность создания прецизионных автоматизированных устройств измерения разности фаз, использующих прямой метод измерения, в отличие от использующихся в настоящее время мостовых измерителей импеданса. Можно отметить, что continuous вейвлет-преобразование получило в настоящее время недостаточно широкое распространение, что объясняется в том числе достаточно большим объемом операций (сводящихся, тем не менее, к однообразным вычислениям вида «умножение с накоплением»). Данные операции легко реализуются с использованием современных серий ПЛИС средней степени интеграции, что и было использовано для построения экспериментального образца измерителя разности фаз. По сравнению с сигнальными процессорами, которые также используются для выполнения подобных операций, устройства программируемой логики обладают рядом преимуществ: поскольку continuous вейвлет-преобразование, в отличие от других разновидностей этого метода, использует базовые функции достаточно большого объема, для их хранения может потребоваться независимо адресуемая память, которая не всегда имеется в составе серийных ЦСП; следует также отметить, что довольно часто требуется динамическая перезагрузка базовой функции, что не дает возможность использовать для ее хранения flash-память, объем которой обычно бывает достаточным для этой цели; в задачах синхронного анализа сигналов, поступающих по независимым измерительным каналам, может быть критичным время доступа к аналого-цифровым преобразователям, что также делает предпочтительным реализацию независимых устройств вычисления вейвлет-плотности; использование базовых функций большого объема обычно приводит к резкому повышению требуемой разрядности аккумулятора, хранящего итоговое значение вейвлет-плотности; эта разрядность может не обеспечиваться архитектурой ЦСП, однако легко реализуется в ПЛИС. Литература 1. Скучик. Е. Основы акустики. Перевод с английского. М., Изд. «Мир», 1976, т. 1, И.Е. Тарасов, Е.П. Тетерин, Д.С. Потехин. Влияние коэффициентов и пределов интегрирования вейвлет-функции Морле на точность результатов анализа гармонических сигналов с нестационарными параметрами // Научное приборостроение, 2002, том 12, 1, с , ISSN И.Е. Тарасов, Е.П. Тетерин, Д.С. Потехин. Оценка результатов многократных измерений с использованием функций распределения вероятности с переменным масштабом. // Научное приборостроение, 2002, том 12, 1, с , ISSN г. Ковров, ул. Маяковского, 19, КГТА тел. (09232)

37 37 УДК ПОСТРОЕНИЕ ПРОГРАММИРУЕМЫХ КОНЕЧНЫХ АВТОМАТОВ НА БАЗЕ АРХИТЕКТУРЫ С СОКРАЩЕННЫМ НАБОРОМ ТРАНСПОРТОВ И.Е. Тарасов, Н.А. Кузнецов Ковровская государственная технологическая академия При построении систем управления, работающих в режиме реального времени возникает необходимость реализации алгоритмов обмена данных между датчиками, исполнительными устройствами и программой. В настоящее время, при построении подобных систем, широкое распространение получили «интеллектуальные» датчики, в значительной степени улучшающие качество получаемой информации, имеющие в своем составе устройства предварительной обработки сигналов. Наряду с очевидными достоинствами использования подобных датчиков, возникают трудности в их сопряжении с ПК, поскольку обработку нескольких потоков данных в режиме разделения времени не всегда можно считать достаточно эффективной. Для повышения эффективности функционирования подобных систем возникает очевидная потребность разделения процессов получения данных от их последующей обработки. Таким образом, возникает потребность в аппаратной реализации системы обмена данными. Для этой цели предлагается конечный автомат на базе архитектуры с сокращенным набором транспортов [1]. При этом в соответствии с данной архитектурой система управления разделяется на регистровые и функциональные устройства. Такое деление упрощает синтез структуры конечного автомата, который осуществляется путем установления зависимостей между состоянием регистровых и функциональных устройств, смена которых определяется микропрограммным кодом. Данный подход был применен для создания программируемого конечного автомата, реализующего протокол обмена SPI с возможностью посылки сложных последовательностей данных, ожидания готовности ведомого устройства и т.д. При этом обеспечивается возможность смены микропрограммного кода без реконфигурирования управляющей ПЛИС. Литература 1. Тарасов И.Е., Тетерин Е.П., Потехин Д.С. Проблемно-ориентированный подход к разработке мультипроцессорных устройств класса «Система на кристалле» с применением ПЛИС // Проектирование и технология электронных средств. 3/ г. Ковров, ул. Маяковского, 19, КГТА Тел. (09232)

38 38 УДК 531.7: СИСТЕМА ТЕМПЕРАТУРНОЙ АВТОПОДСТРОЙКИ ЧАСТОТЫ КВАРЦЕВОГО ГЕНЕРАТОРА С ИСПОЛЬЗОВАНИЕМ ПЛИС Н.А.Кузнецов, Д.С.Потехин Ковровская государственная технологическая академия В настоящие время в аппаратуре связи, навигации, стандартах частоты и времени требуются системы фазовой автоподстройки частоты. Однако многие из них обладают существенными недостатками возникновением несинусоидальных искажений формы сигнала подстраиваемой частоты, биениями двух частот (опорной и подстраиваемой) и затруднением стабилизации разных по частоте сигналов. Предлагается система (рис. 1), которая лишена данных недостатков, подстройка частоты кварцевого генератора основывается на температурной зависимости частоты электромеханического резонанса пластины кварца [1]. Рис. 1. Структурная схема Система температурной автоподстройки частоты кварцевого генератора, состоит из следующих блоков: цифрового сравнения частот и генерации сигналов управления (1), выполненного в одном корпусе ПЛИС; системы управления температурой электромеханического кварцевого резонатора(10), состоящей из блока транзисторных ключей (6), батареи термоэлементов Пельтье (8), радиатора (7) и термокамеры (9);

39 генератора частоты (11). Автоподстройка частоты кварцевого генератора f 1 к частоте f 0 происходит следующим образом: две частоты f 0 и f 1 поступают на входы счетчиков (2) с коэффициентами деления к 0 и к 1 соответственно, по переполнению одного из счетчиков происходит их сброс. Состояния счетчиков поступают на входы компаратора (3), результат сравнения состояний счетчиков управляет направлением счета реверсивного счетчика (4). При сбросе счетчиков (2) состояние реверсивного счетчика (4) изменяется на ±1. Состояние счетчика (4) поступает в блок широтно-импульсного модулятора (5), где генерируется управляющие воздействие и его знак, поступающие в блок транзисторных ключей (6), который производит непосредственное управление величиной электрического тока и его направлением протекающим через батарею термоэлементов Пельтье (8), представляющую собой тепловой насос. С одной стороны теплового насоса находится воздушный радиатор (7), с другой, температурная камера (9), с электромеханическим кварцевым резонатором (10), работающим в составе генератора (11), создающим частоту f 1. Когда к 0 f 0 >к 1 f 1 направление тока I через термобатарею Пельтье устанавливается таким образом, что тепловой поток приобретает направление от термокамеры во внешнюю среду, чем больше рассогласование частот, тем больше и величина теплового потока, таким образом, температура электромеханического кварцевого резонатора понижается, что приводит к увеличению частоты f 1 до уровня f 0. В случае к 0 f 0 <к 1 f 1 все происходит по аналогичной схеме с изменением направления теплового потока. В предлагаемой схеме автоподстройки частоты, выполненной в соответствии с описанным принципом, полностью отсутствует искажение синусоидальной формы сигнала, отсутствуют биения двух частот (опорной и подстраиваемой) и повышается стабильность подстраиваемого сигнала, при наличии источника эталонной частоты. Кроме этого, большинство генераторов сигналов использует температурную стабилизацию отдельных узлов. Совмещение функций температурной стабилизации и автоподстройки частоты позволяет получить вышеназванные преимущества, без существенного усложнения системы в целом. Использование ПЛИС позволяет выполнить устройство автоподстройки частоты совместно с устройством регулирования и поддержания температуры в пределах одной микросхемы, что позволяет изготавливать компактные и надежные вторичные источники образцовой частоты. Литература 1. Вайнер А.Л., Зайков В.П., Лукишкер Э.М. Термоэлектрический термостат для прецизионного кварцевого резонатора. // Вопросы радиоэлектроники, Сер. ТРТО, 1973, вып г. Ковров, ул. Маяковского, 19, КГТА Тел. (09232)

40 40 УДК 531.7, 681.2, ПРИМЕНЕНИЕ ПЛИС В ИЗМЕРИТЕЛЬНЫХ КОМПЛЕКСАХ ДЛЯ ПРОВЕДЕНИЯ ИССЛЕДОВАНИЙ В ОБЛАСТИ ФИЗИКИ ЖИДКОГО СОСТОЯНИЯ ВЕЩЕСТВА И В ПРИБОРАХ ЭКСПРЕСС-АНАЛИЗА КАЧЕСТВА ЖИДКОСТЕЙ РАЗЛИЧНОГО НАЗНАЧЕНИЯ Е.П. Тетерин Ковровская государственная технологическая академия Проведение исследований в области физики жидкого состояния вещества предполагает получение информации по целому комплексу физических величин в широком интервале PVT-состояний, т.е. когда диапазон температур простирается от температуры кристаллизации до температуры кипения, а давления изменяются от атмосферного и до более 1 ГПа. Информация по требуемым физическим величинам появляется в результате проведения измерений специализированными по каждому параметру измерительными средствами в требуемом интервале состояний исследуемого образца, либо, что отвечает современной тенденции развития измерительной техники, измерения осуществляются измерительными комплексами, дающими информацию одновременно по всем требуемым физическим величинам при производстве измерений в условиях одного образца в необходимом интервале состояний. Требование по одновременному определению контролируемых параметров в условиях одного образца при определенных температурах предъявляется и к аппаратуре, осуществляющей экспресс-анализ качества жидкостей различного назначения. Во всех случаях приборы и измерительные комплексы по определению физических параметров жидкостей с точки зрения их структуры представляют собой совокупность систем, функционально решающих разные задачи в рамках одного измерительного цикла. Этими системами являются: измерительная система, включающая в себя датчики измеряемых величин, электронную схему выделения и формирования информационного сигнала, цифровую систему обработки сигнала и представления информации по соответствующим параметрам; система термостатирования, включающая в себя источники нагрева и охлаждения, измеритель температуры исследуемой жидкости и систему управления процессами выхода на заданную температуру и ее стабилизации с требуемой точностью; система создания давлений, включающая в себя электромеханический агрегат создания давлений, измеритель давления исследуемой жидко-

41 сти и систему управления процессом выхода на заданную величину давления и стабилизации давления с требуемой точностью; система управления измерительным циклом, синхронизирующая работу первых трех систем, включающая в себя микропроцессор или микроконтроллер с соответствующими интерфейсами, обеспечивающими сбор данных о состоянии управляемых систем и передачу управляющих воздействий; система обработки и хранения информации по результатам проведенных измерений. В современных условиях надежное функционирование таких систем достигается применением цифровых методов обработки сигналов Проектирование и создание столь сложных измерительных комплексов и приборов на базе цифровой дискретной электроники требует больших временных и экономических затрат, т.к. для получения требуемых характеристик измерительного средства приходится создавать несколько лабораторных и опытных образцов, каждый раз исключая влияние дестабилизирующих факторов на результаты измерений, существование и проявление которых априори, как правило, предусмотреть невозможно. Кроме того, оказываются ограниченными возможности в улучшении массо-габаритных показателей и повышение надежности в процессе последующей эксплуатации. Большинство недостатков, присущих цифровой дискретной электронике при ее использовании в сложных измерительных комплексах и приборах, могут быть устранены при использовании программируемых логических интегральных схем (ПЛИС). Основное преимущество ПЛИС заключается в возможности оперативного реконфигурирования микросхемы непосредственно в системе без необходимости изменения топологии печатной платы. Более того, в пределах отдельных серий ПЛИС сохраняется принцип совместимости корпусов снизу вверх, т.е. при сохранении топологии печатной платы возможен переход к ПЛИС большего объема. Это значительно сокращает сроки проектирования и существенно уменьшает затраты на разработку и изготовление печатных плат. Другим преимуществом ПЛИС является возможность реализовывать «системы на кристалле», включающие в себя процессорное устройство и специализированные цифровые интерфейсы. Кроме того, выпускаемые в настоящее время фирмами Xilinx и Altera ПЛИС имеют объем до 10 млн. системных вентилей, что позволяет реализовать в одном корпусе несколько процессорных устройств с соответствующими интерфейсами, работающие независимо друг от друга. Процессорные устройства при этом должны быть ориентированы на решение узкоспециализированных задач в измерительном устройстве, занимая минимальные количества конфигурируемых логических блоков ПЛИС. Такие процессорные устройства могут 41

42 42 быть реализованы в рамках проблемно-ориентированного подхода при проектировании цифровых устройств, предполагающего разработку не только специализированного процессорного устройства, но и создание специализированного для решения конкретной задачи языка программирования. Кроме того, необходимо отметить актуальность проблемы создания устройств предварительной обработки измерительной информации, «интеллектуальных датчиков». Принимая во внимание изложенную выше особенность проектирования сложных измерительных систем, заключающуюся в невозможности учета всех дестабилизирующих факторов априори, можно утверждать, что проектирование устройств первичной обработки информации необходимо вести итеративным методом, по мере необходимости вводя в их состав те или иные функциональные элементы. Это, в свою очередь, делает предпочтительным использование реконфигурируемой элементной базы, позволяющей в короткие сроки создать целый спектр экспериментальных образцов «интеллектуальных датчиков» с различными системами первичной обработки измерительной информации в рамках одного и того же изделия. Подобный подход был опробован в исследовательской работе кафедры физики Ковровской государственной технологической академии. В рамках этого подхода были созданы как системы сбора информации, на базе ПЛИС, так и различного рода проблемно-ориентированные устройства управления [1,2]. Было отмечено, что использование реконфигурируемых устройств существенно ускоряет процесс разработки и расширяет функциональные возможности создаваемого оборудования, позволяя реализовать на базе одного и того же экспериментального образца несколько вариантов системы обработки измерительной информации. Таким образом, применение ПЛИС при разработке измерительных комплексов для проведения исследований физических свойств жидкого состояния вещества в широком интервале его состояний и приборов для производства экспресс-анализа качества жидкостей различного назначения следует считать наиболее рациональным и прогрессивным направлением в современном приборостроении, обеспечивающим наиболее высокие технико-экономические показатели. Литература 1. Тарасов И.Е., Тетерин Е.П., Потехин Д.С. Проблемно-ориентированный подход к разработке мультипроцессорных устройств класса «Система на кристалле» с применением ПЛИС // Проектирование и технология электронных средств. 3/ Тарасов И.Е., Тетерин Е.П., Потехин Д.С. Проблемно-ориентированный подход к созданию информационно-измерительных систем // Техника машиностроения, 3(37)/ г. Ковров, ул. Маяковского, 19, КГТА Тел. (09232)

43 43 УДК ИСПОЛЬЗОВАНИЕ ПЛИС VIRTEX 2 ДЛЯ ПОСТРОЕНИЯ РАСПРЕДЕЛЕННЫХ УСТРОЙСТВ ВЕЙВЛЕТ АНАЛИЗА ИЗОБРАЖЕНИЙ Д.С. Потехин Ковровская государственная технологическая академия Рассмотрение проблемы распознавания объектов в условиях повышенных шумов, неравномерного статического фона, нестационарных помех и других возмущающих факторов показывает, что для ее решения могут быть адаптированы методы цифровой обработки сигналов, основанные на использовании вейвлет анализа. Существующие методики синтеза вейвлет функций допускают создание автоматизированных алгоритмов идентификации объектов с повышенной устойчивостью к нерегулярным импульсным воздействиям, наличию статического фона, повышенным шумам и другим возмущающим факторам. Результатом работы алгоритма анализа является массив коэффициентов совпадения фрагментов анализируемого изображения с вейвлет функцией. Этот массив однозначно соотносится с экранными координатами отдельных точек изображения. При этом существует возможность гибкого регулирования чувствительности алгоритма к различным возмущающим факторам, вариациям силуэта распознаваемого объекта, изменению его яркости и т.п. Критерием наличия объекта является существование локального экстремума получаемой функции двух переменных. Рис.1. Пример исходного изображения

44 44 Рис. 2. Прообраз вейвлет функции Рис. 3. Массив коэффициентов совпадения фрагментов анализируемого изображения с вейвлет функцией (выделена область расположения максимума) На рис. 1 представлен пример исходного изображения, на котором необходимо локализовать объекты, имеющие форму и размеры, похожие на объект, изображенный на рис. 2. Массив коэффициентов совпадения исходного изображения с вейвлет функцией можно видеть на рис. 3, где четко просматривается похожий на объект фрагмент изображения. Проведенные исследования показали высокую избирательность и высокую помехозащищенность использованного метода обработки. При этом возможно определение различных по величине и форме фрагментов изображения, для чего необходим подбор вейвлет функции, наивысшим образом чувствительной к характерным особенностям изображений. Наряду с видимыми достоинствами представляемого метода у него имеется существенный недостаток большой объем вычислений. Приведенный на рис.1 3 пример обработки был выполнен на ПК Pentium-2 с тактовой частотой процессора 266 Мгц. Время обработки кадра для одного масштаба составляет 20 секунд. Длительное время расчета требуется из-за большого числа перемножений числового массива (вейвлет функции) на другой массив (собственно изображение). Время вычислений существенно возрастает при увеличении размера вейвлет функции, кроме этого, в большинстве задач заранее не известен размер изображения, что требует проводить поиск большим количеством масштабов.

45 Большое время обработки исходного изображения не позволяет использовать вейвлет преобразование для обработки динамически изменяющейся картины в режиме реального времени. Увеличение производительности процессора не позволяет существенно уменьшить время обработки, что влечет за собой отказ от использования мощнейшего математического аппарата вейвлет преобразования при решении задач распознавания образов. Выходом из этой ситуации является реализация параллельных вычислительных устройств на базе программируемых логических интегральных схем (ПЛИС). Наилучшим образом для решения этой задачи подходят ПЛИС серии Virtex-2, которые содержат большое число встроенных перемножающих устройств, например ПЛИС XC2V500 содержит 32 встроенных перемножителя. При этом перемножающие устройства способны работать параллельно, и каждое из них способно обрабатывать свою вейвлет функцию. Это позволяет при использовании ПЛИС, содержащей 32 параллельно работающих на тактовой частоте 66 МГц перемножителя обработать изображение размером точек 32мя вейвлет функциями, размером точки за 0,27 секунды. Общий объем вычислений при этом составляет = операций умножения с накоплением. Чтобы подобный объем вычислений провести за 0,27 секунды стандартный процессор, делающий за один такт либо умножение, либо сложение должен работать на частоте 60 ГГц, но, к сожалению, ни один тип процессора не работает на указанной тактовой частоте и не способен выполнять арифметические операции за один такт. Результатом работы аппаратного вейвлет преобразователя, как уже отмечалось, является таблица коэффициентов совпадения исследуемой области изображения с исследуемой функцией. В таблице имеются локальные экстремумы, которые на рис. 3 выглядят как более темные места. По месту положения экстремумов легко определяются координаты области, в которой вероятно находится искомое изображение, а по величине экстремума определяется вероятность совпадения вейвлет функции с искомым изображением. Таким образом, каждый масштаб дает набор координат и вероятностей нахождения искомого объекта в исследуемом кадре. Далее, если ищутся подвижные области, то по изменению координат отдельных областей или по уменьшению вероятности объекта в одном масштабе при одновременном ее увеличении в другом, можно судить о наличие перемещающегося объекта. Таким образом, использование современных ПЛИС серии Virtex-2 способно существенно сократить время разработки устройств анализа изображений с одновременным улучшением качества анализа г. Ковров, ул, Маяковского, 19, КГТА, т.(09-232)

46 46 УДК 517.8, 519.6, РЕАЛИЗАЦИЯ РАСПРЕДЕЛЕННЫХ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ СТАТИСТИЧЕСКОЙ ОБРАБОТКИ С ИСПОЛЬЗОВАНИЕМ ФУНКЦИЙ РАСПРЕДЕЛЕНИЯ ВЕРОЯТНОСТИ С ПЕРЕМЕННЫМ МАСШТАБОМ НА БАЗЕ ПЛИС И.Е. Тарасов Ковровская государственная технологическая академия Статистическая обработка измерительной информации является эффективным средством повышения точности и надежности результатов измерений физических величин. Однако очевидный и наиболее простой в реализации способ оценки математического ожидания как среднего арифметического некоторой выборки обладает весьма малой устойчивостью к наличию отклонений от гауссовского (симметричного) закона распределения. Ввиду этого надежность результатов статистической обработки выборок с неизвестным законом распределения случайной величины не всегда является достаточной [1]. Предложенный в [2] метод оценки результатов многократных измерений физических величин, основанный на использовании теоремы Бейеса, предусматривает определение условной вероятности появления анализируемой выборки при заданной паре значений x ист и σ, где x ист истинное значение измеряемой величины, σ независимая переменная, имеющая смысл масштаба вероятностного распределения. В этом случае условная вероятность определяется как: f A ( x, σ) = 1 N i= 1 + N P f ( x) P( x x, σ) ( x x, σ) f ( x) где N объем выборки; f ( x) вероятность появления события x ист = x; P ( x k x ист,σ ) условная вероятность появления показаний измерительной системы x = x k при масштабе распределения σ. Статистическая оценка измеряемой величины производится на основании анализа получаемой функции двух переменных. В [2] рассматриваются различные методы оценки наиболее вероятного значения измеряемой величины, однако там же отмечается, что ее строгое аналитическое определение возможно только для ограниченного набора распределений функций условной вероятности P ( x k x ист,σ ), в число которых не входит гауссовское распределение. k ист k ист dx (1)

47 Таким образом, определение наиболее вероятного значения измеряемой физической величины должно производиться численными методами путем анализа функции (1), вычисленной для диапазона значений x, σ. При этом получаемые результаты обладают хорошей устойчивостью к отклонениям закона распределения экспериментально полученной выборки от предполагаемого априорно. Поэтому данный метод статистической обработки может быть успешно применен в информационно-измерительных системах различного типа, в том числе для автоматизированной предварительной обработки результатов многократных измерений. Как показала практика, достижение приемлемой точности требует достаточно большого объема вычислений, что существенно ограничивает применимость данного метода статистической обработки в системах реального времени. В то же время при рассмотрении (1) видно, что определение значения вероятностной функции может быть сведено к операциям вида «умножение с накоплением», которые эффективно реализуются современными микросхемами программируемой логики. Возможность параллельного вычисления функции (1) для различных значений σ делает системы на базе ПЛИС значительно более предпочтительными по сравнению с обычными микропроцессорными системами, поскольку позволяет увеличить производительность вычислений прямо пропорционально количеству независимых перемножителей, реализованных на кристалле. Следует отметить серию Virtex-II (Xilinx), имеющую до 192 выделенных умножителей на кристалле. В то время как производительность микропроцессорных систем на аналогичных операциях в конечном итоге ограничена пропускной способностью внешней памяти, системы на базе ПЛИС могут использовать встроенную память (как блочную, так и распределенную) для хранения базовых функций условной вероятности, построенных для различных значений σ. Это позволяет существенно повысить производительность операций статистической обработки с получением в перспективе однокристального устройства статистической обработки, использующего для анализа многомасштабные функции распределения вероятности. Литература 1. А.И. Орлов Некоторые нерешенные вопросы в области математических методов исследования. // Заводская лаборатория. Диагностика материалов Том И.Е. Тарасов, Е.П. Тетерин, Д.С. Потехин. Оценка результатов многократных измерений с использованием функций распределения вероятности с переменным масштабом. // Научное приборостроение, 2002, том 12, 1, с , ISSN г. Ковров, ул. Маяковского, 19, КГТА тел. (09232)

48 48 УДК РЕАЛИЗАЦИЯ АЛГОРИТМА ВИТЕРБИ ДЕКОДИРОВАНИЯ СВЕРТОЧНОГО КОДИРОВАНИЯ В БАЗИСЕ ПЛИС Е.В.Галичев Владимирский государственный университет Сверточное кодирование широко применяется в системах передачи информации проводной и беспроводной связи. Этот способ кодирования используется для повышения помехоустойчивости, внося избыточность в передаваемые данные [1]. На практике, обычно применяют кодеры со скоростью кодирования К = 1/2, 1/3, т.е. на каждый входной бит генерируется 2 или 3 выходных бита. Длина сверточных кодов (R), определяющая количество бит входной последовательности, участвующей в операции свертки, обычно не превышает 9. Помехоустойчивость передаваемых данных возрастает при увеличении R, но операция декодирования требует неприемлемо большого объема памяти и вычислительных ресурсов. Например, в каналах передачи данных сети GSM [2] используются сверточные кодеры с параметрами (R, К): (5, 1/3), (5, 1/2), (4, 1/2); в сетях стандарта IS-95 (9, 1/2), (9, 1/3) [3]. На рис 1. приведена структура кодера IS-95 (9, 1/3). с 0 Бит информации (Вход) Символы кода (Выход) с 1 Рис.1. Схема сверточного кодера R = 1/3, K = 9. Кодер состоит из 9-ти битного сдвигового регистра и трех функций, g 0, g 1, g 2, генерирующих выходную тройку C(с 0, с 1, с 2 ). с 0 = g 557 (x 0 x 8 ) ; с 1 = g 663 (x 0 x 8 ) ; с 2 = g 711 (x 0 x 8 ). Индекс функции g записан в восьмеричной системе и описывает биты кодера, участвующие в свертке. с 2

49 Декодирование по алгоритму Витерби заключается в поиске исходной последовательности данных путем подбора такой последовательности, чтобы результат её свертки совпадал с поступившей закодированной последовательностью. Структура кодера включает в себя сверточный кодер, список вероятных путей декодирования и список метрик, соответствующий этим путям. Рассмотрим конкретную реализацию декодирования кода, полученного с использованием схемы на рис.1. Количество всевозможных состояний кодера равно 29 = 512, исходя из количества бит, участвующих в свертке. Каждому состоянию кодера однозначно соответствует выходная тройка C вых, используя которую, можно оценить количество несовпавших битов в сравнении с тройкой, поступившей на декодирование. Каждый следующий бит, поступающий на кодер, переводит его в новое состояние (одно из 512-ти), а количество возможных путей удваивается. Так как оценки «качества пути» может производиться только для всевозможных 512-ти путей, то не имеет смысл сохранить все 512 путей с последующем размножением их до Таким образом, в декодере ведется список из 256 лучших путей, причем при последующем их размножении в 2 раза из 2-х новых путей проводится сохранение только 1-го пути с наименьшей ошибкой сравнения с входной тройкой. Сравнение производится попарно, так что в результате первые восемь бит путей составляют все 256 состояний восьми первых битов кодера. Состояние кодера и бит, выдвинутый из регистра кодера, образуют путь, длина которого теоретически не ограничена. На практике длину пути выбирают, как 5*К. На рис. 2 приведены графики устойчивости декодера к ошибкам в декодируемом коде в зависимости от длины пути. Для каждого из 256 сохраненных путей в списке декодера имеется параметр, хранящий сумму несовпадений между входными тройками С вх и тройками свертки этого пути этот параметр называется метрикой. В структуре реализации описанного выше алгоритма используется два массива, хранящие по 256 путей декодирования, и соответствующие им массивы, хранящие метрики путей. При поступлении С вх на декодер заполняется один из массивов путей, на основе сохраненных путей в другом массиве, соответственно, при поступлении следующей тройки С вх роли этих массивов меняются. В архитектуре кристаллов ПЛИС для организации массивов путей удобнее использовать блоки выделенной памяти. Например, размер одного массива путей для описанного выше декодера составит 256*4*К = 9216 бит. В этой формуле учитывалась длина пути, равная только 4*К вместо 5*К, за счет особенности хранения путей декодирования. Так как первые 49

50 50 восемь битов пути уникальны, то в реализации они являются адресом массива путей. 10 9,5 9 8,5 8 7,5 6, ,5 5 4,5 4 3,5 3 2,5 2 1,5 1 0,5 0 0,5 0,45 0,4 0,35 0,3 0,25 0,2 0,15 0,1 0, % 8 % 12 % % 4 % 5 % Рис. 2. Зависимость относительного количества ошибок в декодированных данных (ось у в %) от длины пути декодера (ось х в битах) при различных значениях количества ошибок в коде (3%, 4%, 5%, 6%, 8%, 12%). Схема формирования адреса чтения и адреса записи путей декодирования, вычисление метрик путей реализуется конвейерным способом. В этом случае каждая тройка С вх декодируется за 256 тактов работы устройства. Представленный алгоритм декодирования реализован в кристалле Virtex-II xc2v fg676 фирмы Xilinx. При размещении в кристалле устройство потребовало 337 триггеров, х входовых функциональных

51 генераторов (4-LUT) и один блок выделенной памяти RAMB16 (18 кбайт). Общая занятая площадь в кристалле составила 23х16 слайсов 3,43 % кристалла. Максимальная частота функционирования этой реализации равна 245МГц, что обеспечивает скорость потока декодированных данных до 800 кбайт/с. На рис. 3 изображено размещение декодера Витерби в кристалле xc2v fg676 в средстве FloorPlanner САПР Xilinx Foundation Series. 51 Рис.3. Размещение декодера Витерби в кристалле xc2v fg676. В левой части размещения видно регулярную структуру распределенную память массива метрик, справа блок выделенной памяти 18 кбайт. Подобная реализация декодера может быть реализована и в других сериях кристаллов Virtex, Virtex-E, Spartan-II фирмы Xilinx или Apex, Stratix фирмы Altera. Литература. 1. Р. Блейхут. Теория и практика кодов, контролирующих ошибки. М.: Мир, с. 2. GSM version Digital cellular telecommunications system Channel coding. ETSI, c. 3. TIA/EIA/IS-95-A + TSB74 Mobile Station-Base Station Compatibility Standard for Dual- Mode Wideband Spread Spectrum Cellular System TIA, c , г. Владимир, ул. Горького, д.87, ВлГУ, кафедра ВТ, т ,

52 52 УДК ИСПОЛЬЗОВАНИЕ ПЛИС ПРИ ИССЛЕДОВАНИЯХ РАСПРОСТРАНЕНИЯ ЭЛЕКТРОМАГНИТНЫХ ВОЛН В НЕИНЕРЦИАЛЬНЫХ СИСТЕМАХ ОТСЧЕТА Д.С. Потехин, Е.П. Тетерин, И.Е. Тарасов, Н.А. Кузнецов Ковровская государственная технологическая академия. При исследовании стабильности прецизионных источников опорной частоты важным элементом является анализ физических эффектов и явлений, способных вызвать колебания значения частоты. Для получения ее возможно более стабильного значения используются последовательные методы исключения возмущающих факторов и стабилизации параметров работы источника. Например, широко применяется температурная стабилизация источников опорной частоты, дающая хороший эффект уже для кварцевых генераторов. В то же время на практике используется подстройка местных источников опорной частоты с помощью государственных стандартов частоты, сигнал которых передается в радиодиапазоне. Предварительный анализ, проведенный на кафедре физики КГТА, показал, что для получения стабильности частоты порядка и выше необходимо учитывать релятивистские эффекты, в том числе неинерциальность системы отсчета, в которой происходит распространение электромагнитных волн. С целью регистрации этого влияния в 1999 г. проводился эксперимент, регистрирующий разность фаз колебаний стандарта частоты RBU с частотой f 1 = 66,(6) кгц, расположенного в Москве и частоты колебаний термостабилизированного кварцевого генератора от частотомера Ч3-64/1, частота которого f Ч3-64 = 5 МГц. Разность фаз двух колебаний фиксировалась приемником-компаратором Ч7-38, специально разработанным для сличения удаленных эталонов частоты с местными (поверяемыми) источниками частоты. В приемнике компараторе имеется встроенный делитель 6 на 75, таким образом f = = 66, () 6 кгц. Расстояние от Коврова до 75 Москвы l км и по сравнению с ним расстояние от частотомера до приемника-компаратора l 2 0. Угловая скорость вращения земли 5 Ω = 7,29 10 рад/с, и если принять линейную скорость Земли вокруг Солнца равной vз = 30 км/с, то по (1) можно рассчитать ожидаемую величину амплитуды колебаний производной по времени от разности фаз двух источников частоты [1]. 2π A = ( f1l1 + f2l2 ) vзω (1) 2 c

53 53 Рис. 1. Производная по времени от разности фаз колебаний двух электромагнитных волн, излучаемых разными генераторами (начало г.). Для вышеназванных условий А = 0,0169 рад/с, которая вполне может быть зарегистрирована приемником-компаратором Ч7-38. Для круглосуточной регистрации разности фаз к приемнику-компаратору по приборному интерфейсу КОП была подключена ЭВМ, которая записывала разность фаз двух генераторов через каждые 100 сек. Опыт проводился с апреля по ноябрь 1999 года. Результаты измерений представлены на рис. 1, 2. а) б) Рис.2. Производная по времени от разности фаз колебаний двух электромагнитных волн, излучаемых разными генераторами (фрагменты). На фоне шумов видны суточные колебания изменения разности фаз двух электромагнитных волн, по которым можно оценить линейную скорость Земли. Такая оценка была произведена и для рис. 2 а) v а) 700 ±300 км/с, а для рис. 2 б) v б) 450 ±160 км/ч. Этот результат более чем на порядок превосходит ожидаемое значение линейной скорости движения Земли вокруг Солнца, но совпадает по порядку величины со скоростью движения Земли относительно реликтового излучения [2]. По данным, приведенным в [2] скорость движения Земли относительно реликтового излучения составляет 390±60 км/ч. Описанный опыт качественно подтвердил влияние неинерциальности системы отсчета на распространение электромагнитных волн, но не обладает необходимой точностью для количественных выводов. Для ликвидации этого недостатка была разработана установка, состоящая из двух

54 54 вращающихся с частотой 1500 об/мин кварцевых генераторов, генерирующих электромагнитную волну с частотой 80 МГц. Расстояние между генераторами составляет 250 мм. Необходимость обработки суммарного сигнала от двух источников опорной частоты подразумевает расположение системы обработки на той же вращающейся платформе. С учетом достаточно высокой скорости вращения требуется обеспечение механической устойчивости электронных узлов, что обуславливает компактные размеры электронной системы. Кроме того, система регистрации сигнала должна работать автономно, поскольку передача информации в процессе вращения платформы представляет собой некоторую проблему. Исходя из данных требований, оптимальным вариантом для реализации подобной системы регистрации сигнала от двух источников опорной частоты в неинерциальной системе отсчета является использование ПЛИС. Реализация системы управления на базе одного корпуса позволяет минимизировать габариты электронного блока, позместив его непосредственно на вращающейся платформе. В то же время, принимая во внимание специфику проводимых исследований, найти среди элементной базы ASIC подходящее устройство обработки не представляется возможным. Более того, в процессе исследований требуется оперативное изменение структуры электронного блока, что также использует соответствующее свойство ПЛИС. Наконец, необходимо отметить тот факт, что наблюдение описанных эффектов наблюдается при соответствующем сочетании частот вращения, частот генераторов и расстояний между ними. Повышение рабочей частоты в современных сериях ПЛИС позволяет получить лучшие технические характеристики установки. Таким образом, можно отметить, что развитие элементной базы микроэлектроники имеет не только технологическое значение, но и в ряде случаев позволяет реализовать принципиально новые измерительные устройства, использующие при работе иные физические принципы. Литература 1. Тетерин Е.П., Тарасов И.Е., Потехин Д.С. Способ определения линейной скорости. Патент на изобретение Большой энциклопедический словарь. Физика. гл. редактор Прохоров. Научн. Изд-во «Большая Российская энциклопедия», Москва, 1998 г. 943 с. (645/2) г. Ковров, ул. Маяковского, 19, КГТА, тел. (09232)

55 Секция 4: ПРОЕКТИРОВАНИЕ АНАЛОГОВЫХ МИКРОСХЕМ И УСТРОЙСТВ 55 УДК ( ) МЕТОД ВКЛЮЧАЮЩЕГО ВЫБОРА ТЕСТОВЫХ УЗЛОВ В АНАЛОГОВЫХ СХЕМАХ С.Г. Мосин Владимирский государственный университет Наряду с задачей выявления неисправности при эксплуатации схем часто приходится решать задачу диагностики, то есть определения конкретного неисправного компонента схемы. Существуют две различные стратегии, предлагаемые для диагностики неисправностей в аналоговых схемах: моделирование до тестирования (SBT) и моделирование после тестирования (SAT) [1]. Подходы SBT начинаются с формирования списка неисправностей. Затем осуществляется моделирование неисправностей для определения выходных реакций схемы на предопределенные входные сигналы. Неисправности соответственно диагностируются при сравнении ранее смоделированных и реально полученных выходных откликов. Алгоритмы этой группы базируются в основном на справочниках неисправностей, которые содержат выходные отклики схемы, полученные при различных условиях ее работы. Основными проблемами использования справочников неисправностей являются: 1) высокая размерность, так как включение большого числа реакций схемы приводит к большим затратам ресурсов; 2) ограниченность набора сохраняемых выходных реакций, что не позволяет диагностировать дефекты, не включенные в справочник при его формировании. Справочник неисправностей (СН) представляет собой совокупность измерений характеристик исправной и потенциально неисправной схемы, полученных в результате моделирования работы устройства в нормальном режиме и с учетом присутствия в ней различных неисправностей. Измерения выполняются во всех тестовых узлах при различных тестовых частотах и временных отсчетах. Поскольку не вся полученная информация является полезной для построения СН, т.е. имеет место избыточность информации, то возникает потребность в оптимизации данных. Число измеренных характеристик сокращается за счет исключения из рассмотрения несущественной информации, при этом оставшиеся данные должны обеспечивать выявление максимального числа возможных неисправностей [2]. Кроме того, далеко не все тестовые узлы одинаково полезны при тестировании.

56 56 Поэтому при анализе данных, полученных в результате моделирования, осуществляется отбор наиболее информативных тестовых узлов. Процесс отбора может осуществляться в соответствии с одной из двух стратегий: включающего и исключающего выбора тестовых узлов. В первом случае множество тестовых узлов пополняется одним из выходных узлов схемы, если измеряемая относительно него информация позволяет обнаруживать новые неисправности. В данном случае используется минимаксный критерий отбора, т.е. выполняется поиск минимального числа тестовых узлов, обеспечивающих выявление максимального числа возможных в устройстве неисправностей. При использовании второй стратегии происходит исключение из ранее заданного (определенного) множества тестовых узлов тех выходных узлов, которые не несут дополнительной информации, т.е. не позволяют обнаружить новые неисправности. Для решения задачи диагностики важным моментом при выборе тестовых узлов является сокращение числа и мощности двойственных групп. Под двойственной группой понимается множество неисправностей, влияния которых на измеряемую величину при определенных входных воздействиях являются одинаковыми. Другими словами в случае присутствия неисправности в каком-либо компоненте двойственной группы по выходному отклику схемы невозможно однозначно определить место ее возникновения. В данной работе предлагается метод выбора тестовых узлов, основанный на использовании теории множеств и вычислении энтропии. Ключевым элементом метода является применение таблицы неисправностей (С), строки которой соответствуют различным видам неисправностей, а столбцы доступным тестовым узлам. Используя результаты моделирования, происходит определение двойственных групп и всех неисправностей, которые близки к включению в эти двойственные группы в данных тестовых узлах. В итоге для каждого столбца формируется конечное множество двойственных групп, которые нумеруются от 1 до m p, где m p мощность этого набора для тестового узла p. Следует отметить, что неисправность, выявленная в определенном узле, может входить только в одну двойственную группу. Каждая ячейка таблицы неисправностей С ij содержит номер двойственной группы, сформированной для j-го узла и i-ой неисправности. Допускается использование одинаковых номеров для двойственных групп, соответствующих различным тестовым узлам. Процесс построения таблицы неисправностей может быть легко осуществлен на основе теории множеств. Пусть F = { f0, f1,..., f k } является подмножеством всех возможных неисправностей F и N = { n1 n2 n p },,..., подмножество всех тестовых узлов N. F содержит список всех неисправностей, которые будут диагностироваться, а N содержит список всех доступных тестовых узлов. Элементы

57 таблицы неисправностей С ij, соответствующие i-ой неисправности и j-му узлу определяются следующим образом: если fi F и nj N, то ( fi, nj) Cij C. Пусть Cj { Ckj C} φ = = является подмножеством C, связанным с тестовым узлом n j. Если Cmj Cnj Cmj, Cnj, где Cmj Cj и Cnj Cj ( m n), то система является полностью диагностируемой с использованием узла n j. На практике диагностика неисправностей по одному тестовому узлу практически невозможна. В случае, когда C = C для для каждой пары ( ) m n, соответствующие неисправности f m и f n принадлежат к двойственной группе, связанной с тестовым узлом n j, которая может быть определена как Fij { fm F a jm i} = =. Аналоговая схема является полностью диагностируемой с помощью множества тестовых узлов N f, если для каждой неисправности i ( i j) существует такой узел k ( k N f, N f N), что Cik Cjk. Решение задачи выбора тестовых узлов является оптимальным, если кардинальное число множества N f будет минимальным. Формирование такого множества может быть выполнено на основе вычисления энтропии, используя для этого значения мощности двойственных групп. Пусть X ij ( i = 1, 2,..., k) является числом элементов двойственной группы F ij для тестового узла n j. Вероятность появления неисправности из двойственной группы F ij может быть вычислена как отношение Xij / X, где X = k число диагностируемых неисправностей (мощность множества F). Таким образом, энтропия для любого выбранного тестового узла n j вычисляется следующим выражением: I j X = X X X X X X log + log log X X X X X 1j 1j 2 j 2 j kj kj 1 = log X k ( X ) Xij log( Xij ) i= 1 mj = nj 57. (1) Поскольку для каждого справочника неисправностей число диагностируемых неисправностей X является фиксированной величиной, поэтому количество информации, получаемой в тестовом узле n j, становится максимальным при минимизации коэффициента энтропии k ( ) = ij log( ij ) E j X X i= 1. (2)

58 58 Тестовый узел n j, величина коэффициента E(j) в котором минимальна, обеспечивает получение максимальной информации в измеряемой величине. Выбранные таким образом узлы формируют результирующее множество тестовых узлов. Алгоритм выбора тестовых узлов можно формализовать следующей последовательностью действий: 1. Вычислить число элементов в каждой двойственной группе для каждого тестового узла n j. 2. Рассчитать коэффициент энтропии E(j). 3. Добавить узлы с минимальным значением E(j) в множество выбранных ранее тестовых узлов. 4. Переформировать таблицу неисправностей в соответствии с порядком двойственных групп выбранного тестового узла, а также удалить из нее те строки, неисправности которых не входят ни в одну двойственную группу для данного узла. В случае, когда значения характеристики схемы, измеренные в тестовом узле, образуют P двойственных групп, для данного узла формируется P разделов таблицы неисправностей. Если в один из таких разделов попадает лишь одна строка, то можно сказать, что соответствующая ей неисправность будет однозначно выявлена путем анализа характеристики, измеренной в выбранном узле. 5. Рассчитать коэффициент E(j) для оставшихся узлов с учетом присутствия двойственных групп в каждом из получившихся разделов таблицы неисправностей. 6. Если коэффициент E(j) для некоторого узла j принимает значение равное нулю или E(j) для всех оставшихся в рассмотрении узлов j принимает равное значение, то процесс прекращается. В противном случае необходимо повторить пункты 3 4. Предложенный алгоритм относится к категории включающего выбора тестовых узлов и обладает высокой эффективностью. Вычислительная сложность рассмотренной процедуры составляет O(F*logF*N), где F количество неисправностей и N число тестовых узлов. Снижение вычислительных затрат на каждом последующем шаге алгоритма связано с сокращением числа как самих двойственных групп, так и количества неисправностей, которые их образуют. Использование данного алгоритма позволяет решать задачу сокращения размерности справочника неисправностей без снижения количества диагностируемых неисправностей. Литература: 1. J.W. Bandler and A.E. Salama. Fault Diagnosis of Analog Circuits // Proc. of the IEEE, Vol. 73, No. 8, Aug. 1985, pp Мосин С.Г. Подсистема САПР тестопригодного проектирования аналоговых схем // Изв. вузов. Электроника С г. Владимир, ул. Горького, д.87, ВлГУ, кафедра ВТ, т

59 59 УДК СИНТЕЗ РЕГУЛИРУЮЩИХ ЭЛЕМЕНТОВ НА СДВОЕННЫХ ПОЛЕВЫХ ТРАНЗИСТОРАХ В.Л. Ким Томский политехнический университет Линеаризация выходных характеристик полевого транзистора (ПТ) резистивным делителем позволяет уменьшить нелинейные искажения регулирующего элемента (РЭ). Однако при этом нарушается изоляция управляющей цепи затвора и сигнальной цепи стока. Поставим следующую задачу: синтезировать РЭ с малым уровнем вносимых нелинейных искажений и развязкой сигнальной и управляющей цепей. Пусть ПТ, как управляемый нелинейный элемент (НЭ), в системе полюсных величин описывается полиномиальной вольтамперной характеристикой au1 + bu1 + cu1 du1 I = + при U 2 > 0, (1) где U 2 - управляющее напряжение; a, b, c, d константы. При инверсном включении НЭ, т.е. при U 1 < 0, U 2 < 0 выражение (1) преобразуется к виду a`u 1 + b`u 1 c`u 1 d` I = + U. (2) Включим НЭ, описываемые формулами (1) и (2), параллельно друг другу. Тогда общий ток равен I = I1 I 2 = ( a + a`) U1 + ( b b`) U1 + ( c + c`) U1 + ( d d`) U1 (3) При идентичности параметров НЭ, т.е. a = a`, b = b`, c = c`, d = d` выражение (3) преобразуется к виду 3 I = 2aU1 + 2cU1. (4) Отсутствие в формуле (4) квадратичного члена обуславливает компенсацию четных гармоник в РЭ на сдвоенных НЭ. Варианты реализации РЭ приведены на рис. 1. В схеме на рис. 1,а применяется комплементарная пара ПТ. Неидентичность характеристик и необходимость разнополярных управляющих напряжений ограничивает область применения такого РЭ. В схемах на рис. 1б,в,г используются однотипные ПТ. Среди них наибольший интерес представляет схема, изображенная на рис. 1,г. Основную роль РЭ выполняет транзистор VT2. Дополнительный транзистор VT1 линеаризуется делителем R1 и R2. В случае идентичности характеристик транзисторов и равенства сопротивлений R3 и R4 происходит линеаризация и основного транзистора VT2. При внутреннем сопротивлении источника входного напряжения равном нулю, в РЭ отсутствует прохождение управляющего напряжения на выход [1]. 4 1

60 60 а) б) в) г) Рис. 1. Варианты реализации РЭ на сдвоенных ПТ: а) - РЭ на разнотипных ПТ; б), в), г) РЭ на однотипных ПТ Экспериментальные исследования РЭ на сборке 504НТ4В показали, что коэффициент гармоник при уровне выходного напряжения до 200 мв (с.к.з.) в диапазоне частот до 100 кгц не превышает 0.1%. РЭ на сдвоенных ПТ, ввиду схемной простоты, сравнительно легко могут быть использованы при создании интегральных операционных усилителей с регулируемым коэффициентом усиления. Литература 1. А.с СССР: МКИ 3 НОЗС 3/30. Устройство с регулируемым коэффициентом передачи / В.М. Сергеев, В.И. Чуфистов, В.Л. Ким. Опубл , Бюл , г. Томск, Иркутский тр., д. 13, кв. 149, т

61 Секция 5: ПРОЕКТИРОВАНИЕ УСТРОЙСТВ НА ОСНОВЕ ТЕХНОЛОГИИ СИСТЕМ НА КРИСТАЛЛЕ (SOC) УДК 681.2, ПЕРСПЕКТИВЫ ИСПОЛЬЗОВАНИЯ ПЛИС ДЛЯ РЕАЛИЗАЦИИ ВСТРАИВАЕМЫХ УСТРОЙСТВ УПРАВЛЕНИЯ КЛАССА «СИСТЕМА НА КРИСТАЛЛЕ» И.Е. Тарасов Ковровская государственная технологическая академия Быстрое развитие элементной базы программируемых логических интегральных схем (ПЛИС) делает возможным реализацию принципиально нового подхода к реализации цифровых систем управления встраиваемыми системами управления. Если традиционный подход предусматривает реализацию системы управления на базе серийно выпускаемых микропроцессорных устройств с использованием внешних цифровых интерфейсов, обеспечивающих связь со специфичным оборудованием, то с появлением ПЛИС серий Spartan-II/IIE, Virtex/E/II/2Pro (Xilinx), Stratix (Altera) и т.п. стала возможной реализация на одном кристалле ПЛИС не только интерфейсных устройств, но и микропроцессорных ядер, управляющих отдельными узлами системы. Реализация специализированного управляющего микропроцессорного ядра дает разработчику ряд преимуществ по сравнению с использованием серийно выпускаемых микропроцессоров: возможность размещения на кристалле нескольких процессорных ядер, что существенно улучшает габаритные показатели для сложных систем управления; ориентация процессорных ядер на конкретные интерфейсные устройства, введенные в состав ПЛИС, позволяет существенно сократить систему команд специализированных процессоров, вплоть до сведения их к простым конечным автоматам; реализация системы управления на одном кристалле минимизирует внекристальные соединения, что повышает надежность работы процессорных устройств и снижает требования к топологии печатной платы; ориентация на реконфигурируемую элементную базу облегчает доработку, поддержку и сопровождение проекта, позволяя вносить изменения не только в программное обеспечение, но и в аппаратную структуру системы управления без изменения топологии печатной платы; специализированные процессорные ядра могут быть адекватно поддержаны соответствующим программным обеспечением, максимально учитывающим особенности конкретной системы управления. 61

62 62 В связи с этим весьма актуальной представляется задача исследований структур микропроцессорных систем управления, пригодных для реализации в ПЛИС. По сравнению с ASIC, ПЛИС обладают некоторыми особенностями, которые необходимо учитывать при разработке таких систем. Прежде всего, наличие программируемых внутрикристальных соединений обуславливает меньшие системные частоты ПЛИС по сравнению с ASIC. Кроме того, в составе ПЛИС находятся однотипные конфигурируемые логические блоки, что делает предпочтительной реализацию однородных структур в пределах кристалла. Таким образом, использование ПЛИС оказываются предпочтительным в случае необходимости реализации параллельных структур управления, работающих на меньшей по сравнению с ASIC тактовой частоте, но использующих более эффективные систему команд и интерфейсы с цифровыми устройствами. В то же время необходимо отметить, что реализацию массовых микропроцессорных структур и интерфейсных устройств предпочтительнее выполнить на соответствующей элементной базе. Можно отметить два пути использования ПЛИС в системах управления: 1. Использование ПЛИС для организации интерфейсных узлов и систем управления нестандартным оборудованием или для реализации нестандартных алгоритмов управления, а также параллельных вычислительных структур, где использование серийных изделий микроэлектроники будет неэффективным. В данном случае ПЛИС может быть использована в качестве внешнего устройства стандартного микропроцессора, реализующего высокоуровневые алгоритмы управления. 2. Реализация на базе ПЛИС среднего или большого объема всей системы управления, включающей в себя и управляющие процессорные ядра. В этом случае появляется возможность реализации разнообразных специализированных устройств без изменения аппаратного состава проектируемого изделия, однако такой подход требует наличия соответствующего ядра, пригодного для реализации в ПЛИС. Примеры использования специализированных процессорных устройств приведены в [1,2]. Литература 1. Тарасов И.Е., Тетерин Е.П., Потехин Д.С. Проблемно-ориентированный подход к разработке мультипроцессорных устройств класса «Система на кристалле» с применением ПЛИС // Проектирование и технология электронных средств. 3/ Тарасов И.Е., Тетерин Е.П., Потехин Д.С. Проблемно-ориентированный подход к созданию информационно-измерительных систем // Техника машиностроения. 3(37)/ г. Ковров, ул. Маяковского, 19, КГТА Тел. (09232)

63 63 УДК СОЗДАНИЕ МНОГОКРАТНО ИСПОЛЬЗУЕМЫХ БЛОКОВ ДЛЯ ПРОЕКТИРОВАНИЯ СИСТЕМ НА ОДНОМ КРИСТАЛЛЕ К.В. Куликов Владимирский государственный университет Современные темпы развития полупроводниковой промышленности привели к тому, что в 2002 г. стандартными производственными нормами стали 0,13 мкм, в 2005 г. планируется 0,09 мкм, в 2008 г. 0,07 мкм и в 2014 г. 0,035 мкм. В связи с такими темпами развития появилась возможность объединения разнесённых ранее устройств в одном кристалле. SoC или Система на Одном Кристалле - отдельный чип, на котором, в зависимости от необходимости, интегрированы ядро RISC-процессора или DSP, память, программируемая логика, аналоговые функции, устройства коммуникационных интерфейсов и управления потреблением мощности. Аналоговая часть схемы ЦПУ 1 ЦПУ 2 ЦСП ПЛИС заказные логические схемы ОЗУ ПЗУ Рис.1. Пример реализации системы на одном кристалле Реализуя на едином кристалле кремния большое число системных функций, эти микросхемы составляют наибольшую часть стоимости системы в целом. Сегодня система на кристалле стоит в среднем менее 50 долл. - много меньше, чем аналогичная на стандартном микропроцессоре с равным числом интегральных транзисторов и сравнимыми затратами на проектирование. Низкая цена это не единственное преимущество данных систем. Такие качества, как высокая производительность и надежность, малые потребляемые мощности, многофункциональность и удобства для пользователя, сокращение времени выхода конечного продукта на рынок делают изготовление таких систем привлекательными как для заказчика, так и для проектировщика.

64 64 Многократно используемый блок (Reusable Block) однажды спроектированный, верифицированный функциональный блок, который может быть использован повторно. Такие блоки часто называют ядрами (Cores), виртуальными компонентами (Virtual Component VC), макроэлементами, интеллектуальной собственностью (IP). Многократное использование интеллектуальной собственности или IP reuse это один из ключей усовершенствования производительности проектирования систем на одном кристалле. Одним из основных достоинств применения заранее спроектированных блоков является во много раз возрастающая скорость проектирования готовых устройств. От проектировщика требуется лишь правильно выбрать требуемые совместимые между собой компоненты, соединить их в среде проектирования и затем провести полное тестирование устройства. Если на проектирование устройства по технологии ASIC требуется 6 месяцев, по технологии FPGA - 2 месяца, то полное время от начала проектирования до готовой реализации при использовании IP-ядер может составлять порядка двух недель. Можно использовать IP-ядра как собственного производства, так и поставляемые сторонними производителями. В настоящее время существует ряд фирм, осуществляющих доступ к разработкам третьих фирм и их централизованную продажу. Кроме того, большинство производителей кристаллов FPGA и ASIC предлагают специальные средства для включения IP ядер в проект. Особое внимание выделяется работам, направленным на предоставление доступа конечного пользователя к IP через глобальную сеть Интернет. Принцип взаимозаменяемости позволяет использовать IP-ядра различных поставщиков. Возможна замена IP-ядра внутри проекта при появлении его более новых, усовершенствованных версий. Это позволяет использовать IP ядра для перепрограммирования устройств. Особенно данная возможность актуальна при проектировании FPGA кристаллов, обладающих возможностью перепрограммирования. Проектирование многократно используемых блоков может быть либо на основе ранее разработанных проектов, либо создаваться «с нуля». Главная цель поставщика IP заключается в разработке ядер, востребованных рынком, с наивысшим качеством и низкой стоимостью. Это обуславливает выполнение определённых условий для разработчика IP-ядер: - исследование рынка; - автоматизация проектирования; - определённые условия тестирования; - поддержка различных платформ; - масштабируемость программных ядер; - документация продуктов; - поддержка продуктов.

65 Кроме того, поставщик IP должен знать и решать проблемы, с которыми сталкивается пользователь: - проверка корректности функционирования ядра (поведенческая модель модуля и т.д.); - возможность лёгкой интеграции ядра в проект пользователя; - интеграция ядер различных поставщиков; - автоматизация процесса проектирования (синтез и т.д.); - проверка функционирования модулей в готовой системе на кристалле; - тестирование ядер после производства кристалла (периферийное сканирование, BIST и т.д.). Поставщики IP предлагают не просто проекты, а реальные IP продукты, требующие замены классической последовательности проектирования. Этот процесс включает: методологически ведомое проектирование, стандарты на документацию, стили задания имён, кодовые условные обозначения, кодирование стандартов, стандартизированный маршрут проектирования, стандарты на качество ядер, совместимость со стандартами, обзоры, гарантия качества, организация реализации. Процесс разработки IP продуктов должен поддерживаться методологией координации рабочего процесса, которая руководит проектировщиком в процессе проектирования в течение всего цикла жизни продукта, руководит всеми данными, зависящими от продукта, и позволяет автоматизировать все шаги в процессе создания продукта. Литература 1. Куликов К., Ланцов В.Н., Многократно используемые блоки при проектировании систем на одном кристалле // Реконфигурируемые электронные средства в системах обработки информации: Материалы всероссийской научно-технической конференции. Владимир: Владим. гос. ун-т, Борзенко А. Системы на одном кристалле // PC Week с24 3. Birnbaum M., Sachs H. How VSIA answers the SOC dilemma // Computer Июнь. С Rao R., Vijay K. Madisetti Tummala System on Chip or System on Package // Design & Test of Computers Апрель-Июнь. С Thomas T. Technology for IP Reuse and Portability // Design & Test of Computers Октябрь-Декабрь. С , г. Владимир, ул. Горького, д.87, ВлГУ, кафедра ВТ, т

66 66 Секция 6: ПРОЕКТИРОВАНИЕ ТЕЛЕКОММУНИКАЦИОННЫХ СИСТЕМ ПРОВОДНОЙ И БЕСПРОВОДНОЙ СВЯЗИ УДК МЕТОДОЛОГИЯ АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ РАДИОПРИЕМНЫХ УСТРОЙСТВ СИСТЕМ ЦИФРОВОЙ СВЯЗИ А.С.Меркутов Владимирский государственный университет В настоящее время наблюдается достаточно интенсивное развитие систем аналоговой и цифровой связи. Можно выделить следующие основные тенденции этого процесса: использование сложных видов модуляции, миниатюризация приемных и передающих устройств, снижение мощности потребления, реализация аналоговых и цифровых трактов в одном кристалле, внедрение новых стандартов систем беспроводной связи широкое использование алгоритмических методов цифровой обработки сигналов и их реализация на базе цифровых сигнальных процессоров. Решить комплекс сложных научно-технических задач, возникающих в процессе разработки устройств приема и обработки информации, в настоящее время не представляется возможным без активного использования систем автоматизированного проектирования (САПР), позволяющих не только значительно снизить сроки проектирования и материальные затраты, но и получить более высокие качественные характеристики. В данной статье рассмотрена методология проектирования радиоприемного устройства, работающего в системе связи стандарта DECT, с использованием САПР Advanced Design System (ADS). Характерные особенности данного стандарта: диапазон частот: 1880 МГц 1900 МГц, разнесение частот 1,728 МГц, тип модуляции сигнала GFSK, частота следования информационного битового потока - 1,152 МГц, динамический диапазон входного сигнала (-93 дбм -33дБм) [1]. Процесс проектирования можно представить в виде последовательности этапов, которая приведена ниже. 1. Выбор структурной схемы и элементной базы. Для разработки приемных устройств, работающих в рассматриваемом стандарте, не налагающего жестких требований на подавление соседних и побочных каналов, можно использовать архитектуру прямого преобразования (особенно удобная для реализации с помощью chip-set технологий ) или с однократным понижением несущей частоты. В данном случае был выбран второй вариант, структурная схема которого приведена на рис. 1.

67 Функциональные блоки реализованы в виде отдельных компонент или монолитных интегральных схем, ориентированных на требуемый диапазон частот и стандартное значение промежуточной частоты МГц. МШУ СМ1 УПЧ1 67 ПФ1 ПФ2 ПФ3 Гетеродин АТТ1 УПЧ2 УПЧ3 АТТ2 УПЧ4 УПЧ5 УПЧ6 НО ЧД АРУ Рис. 1 Структурная схема приемника В структурной схеме предусмотрены цепи автоматической регулировки усиления (АРУ) для обеспечения работы приемника в требуемом динамическом диапазоне. В качестве полосовых фильтров ПФ1, ПФ2, выполняющих функции выделения полосы частот диапазона МГц и подавления зеркального канала, находящегося в пределах МГц были использованы специализированные для стандарта DECT 2- полюсные диэлектрические фильтры на связанных резонаторах серии B69812-N1897-L820. Для реализации малошумящего усилителя была выбрана микросхема серии RF2320, способная обеспечить достаточно широкий динамический диапазон. Ее основные параметры: коэффициент усиления Кр=16 дб, коэффициент шума NF=1,8 дб, выходная мощность в точке компрессии и интермодуляции 3-го порядка соответственно P1db= 22,5 дбм и TOI = 36 дбм. Смеситель СМ1 реализован на микросхеме ADE- 11x с параметрами: номинальная мощность гетеродина дбм, потери преобразования 7,1 дб, TOI = 9 дбм, коэффициенты подавления сигнала гетеродина на входе и выходе соответственно 36 дб и 37 дб, NF= 8 дб. Задача фильтрации полосы частот радиоканала и подавления соседних каналов в современных системах цифровой связи достаточно эффективно решается с помощью фильтров на поверхностных акустических волнах (ПАВ). Поэтому для установленной промежуточной частоты был выбран специализированный для стандарта DECT фильтр серии TFS110 характеризующийся такими параметрами: центральная частота 110, 592 МГц,

68 68 полоса частот (относительно уровня 3 дб) 965 кгц, потери в полосе пропускания 11 дб, подавление по краям полосы 2840 МГц 40 дб, групповое время задержки 0.15 мкс. Основное усиление сигнала после смесителя осуществляется 6-каскадным усилителем промежуточной частоты (УПЧ1 УПЧ6), реализованном на широкополосных монолитных интегральных схемах серии SGA-2463, c такими параметрами: Кр=19 дб, NF= 2,7 дб, P1db= 8 дбм, TOI = 20 дбм, потери по входу и выходу соответственно 16,7 дб и 17,2 дб. В качестве регулируемых аттенюаторов уровня сигнала в тракте ПЧ использована микросхема AT-635 c диапазоном изменения коэффициента передачи 35 дб при вариации управляющего напряжения в пределах от 2,5 В до 1 В. Схема генерации этого напряжения, реализующая функции усиления сигнала ПЧ и амплитудного детектора в цепи АРУ, может быть построена на базе операционного усилителя - микросхемы серии MAX480 IM широкополосного усилителя серии INA с коэффициентом усиления 25 дб. Формирование исходного сигнала на входе АРУ осуществляется с использованием направленного ответвителя (НО) с ослаблением 20 дб. 2. Исследование модели приемника в одночастотном режиме входного воздействия. На рис. 2 приведена полная модель рассмотренной функциональной схемы приемника, подготовленная в среде САПР ADS. Компоненты ее были параметризованы в соответствие с техническими характеристиками выбранной элементной базы с учетом как линейных, так и нелинейных (компрессия, интермодуляция) свойств. В первом случае оценивались характеристики при фиксированной мощности входного сигнала Рс= -93 дбм, и частотах сигнала и гетеродина, соответственно равных Fc=1890 МГц и Fг=1780 МГц. Рис. 2 Модель приемника для исследований в режиме гармонических входных воздействий

69 Из результатов анализа, приведенных на рис. 3, следует, что приемник обеспечивает на входе частотного детектора мощность сигнала, равную 1,35 дбм, а коэффициент шума приблизительно равен 6,9 дб. 69 Рис. 3 Результаты расчета выходного спектра и оценки коэффициента шума На рис. 4 приведена динамическая характеристика приемника, полученная в режиме автоматического изменения мощности входного сигнала от 100 дбм до +20 дбм, из которой видно, что вариация выходной мощности в диапазоне 60 дб, предусмотренном стандартом DECT, не превышает значения 0.7 дб, которое, при необходимости, может быть отрегулировано оптимизацией цепей АРУ. Рис. 4 Результаты оценки динамической характеристики приемника

70 70 Принимая, что минимальное значение отношения сигнал/шум, которое должна обеспечить входная часть приемника для детектирования информационной битовой последовательности с относительной ошибкой BER не хуже 0,001, составляет 10 дб, а шумовая полоса тракта приблизительно равна 1 МГц и NF=6.9 дб, можно рассчитать чувствительность по 6 следующей формуле: P s = lg(10 ) + 6, = 97 дбм. Это значение удовлетворяет допустимому для стандарта DECT уровню мощности, равному 83 дбм. Подавление зеркального канала оценивалось при воздействии входного сигнала с частотой Fз=Fг 110 МГц = 1670 МГц. Полученное значение приблизительно 70 дб (рис. 5) говорит о достаточно хорошем подавлении сигналов помех, лежащих за пределами рабочего диапазона частот. Рис. 5 Спектр выходной мощности при оценке избирательности по зеркальному каналу 3. Исследование модели в режиме 2-частотного входного воздействия. Оценка подавления нежелательных каналов приема на выходе приемника проводилась с использованием модели устройства, приведенной на рис. 2. Из результатов моделирования в режиме воздействия частоты полезного сигнала Fc=1890 МГц и сигналов помехи с частотами Fп= Fc ± 1,728 МГц и Fп= Fc ± 3,556 МГц, некоторые из которых приведены на рис. 6, можно сделать вывод, что подавление помехи на выходе соответствует значению не менее 50 дб. На рис. 7 приведена методика оценки значения выходной мощности в точке интермодуляции 3-го порядка (параметр TOI). Моделирование проводилось с применением стандартного двухсигнального метода, когда

71 на вход приемника подключались 2 источника гармонических сигналов равной мощности с симметричной расстройкой 50 кгц относительно цен тральной частоты 1890 МГц. 71 Рис. 6 Спектр мощности на выходе приемника при Fп=Fc+3,556 МГц В результате было получено значение TOI= 17,4 дбм, обеспечивающее минимальные нелинейные искажения для требуемого значения мощности на входе частотного детектора (1 2 дбм). Рис. 7 Определение TOI Моделирование схемы при выполнении этапов 2 и 3 проводилось с использованием метода гармонического баланса. При оценке динамических, шумовых характеристик, а также избирательности по соседним каналам приема количество учитываемых гармоник по сигналу и гетеродину составило соответственно 1 и 4 и было определено с помощью нескольких тестовых расчетов при достижении стабильности оцениваемых спектральных составляющих. При расчете коэффициента подавления частоты зеркального канала количество гармоник гетеродина увеличивалось до 8, чтобы не потерять точность при оценке слабых спектральных компонент, а при определении TOI количество гармоник по сигналу увеличивалось до 2- х, чтобы была возможность оценить интермодуляционные составляющие 3-го порядка. Для сокращения времени спектрального анализа в контроллере гармонического баланса HARMONIC BALANCE была подключена опция метода подпространств Крылова, наиболее эффективного при ре-

72 72 шении задач большой размерности, которая определяется количеством нелинейных элементов и учитываемых спектральных составляющих. 4. Исследование влияния входных блокирующих сигналов на уровень битовой ошибки BER. В этом случае при моделировании аналоговой части приемника был использован метод огибающей (Circuit Envelope), позволяющий весьма эффективно проводить временной анализ сложномодулированных колебаний в нелинейных радиоустройствах, включающих не только аналоговые, но и цифровые тракты. На рис. 8 приведена схема оценки значения BER на выходе приемника, при исследовании которой использовались методы системного моделирования цифровых устройств, реализованные в симуляторе Ptolemey САПР ADS. Рис. 8 Схема для определения значения битовой ошибки Верхняя ветвь служит для генерации исходной псевдослучайной битовой последовательности {1;-1} и реализует функцию формирования битового потока на входе компонента оценки значения BER. Элемент задержки включен для синхронизации входного и выходного битового потоков. Нижняя ветвь содержит модель макромодель приемника на выходе которой генерируется временной сигнал после обработки частотным детектором. В макромодель приемника (рис. 9) были внесены следующие изменения по сравнению с рис. 2: на вход подключены 2 модулированных согласно стандарту DECT источника сигнала и помехи с типом модуляции GFSK, на выходе установлены частотный детектор с опорной частотой 110 МГц и фильтр нижних частот 7-порядка с чебышевской характеристикой, частотой среза 800 кгц и неравномерностью коэффициента передачи в полосе пропускания 0,1 дб ; для повышения устойчивости сходимости и сокращения времени анализа при моделировании убрана цепь АРУ.

73 73 Рис. 9 Модель приемника в режиме воздействия модулированных сигналов Ниже приведены режимы входного воздействия и максимальное значение мощности помехи Рп (в качестве нее использовался источник модулированного сигнала, согласно требованиям стандарта DECT), при котором значение BER не превышало порога 0,001 (длина наблюдаемой битовой последовательности 1000 cимволов). 1. Fc=1890 МГц, Fп= (1890 ± 1,728) МГц, Рс=-73 дбм, Рп=-5 дбм 2. Fc=1890 МГц, Fп=(1890 ± 3,556) МГц, Рс=-73 дбм, Рп=0 дбм 3. Fс= Fп=1890 МГц, Рс=-73 дбм, Рп= -83 дбм Полученные результаты удовлетворяют требованиям стандарта на восстановление информационного сигнала в условиях воздействия помех [1]. Интересно отметить, что в случае отсутствия фильтра нижних частот на выходе частотного детектора, максимально допустимая мощность помехи, отстоящей по частоте на 1,728 МГц и 3,556 МГц, увеличилась соответственно до 40 дбм и 15 дбм, что, тем не менее, также соответствует допустимым ограничениям. 5. Исследования при наличии на входе шумовой помехи. В данном случае на вход приемника (рис. 9) был подключен источник шумового напряжения амплитудой Vnois и внутренним сопротивлением R=50 Ом. Амплитуда определялась в блоке описания переменных Var на основании задаваемого (в дбм) значения мощности Pnois по формуле ( Pnois /10) Vnois = 4 *10 /1000 * R / B, где B= 1 МГц шумовая полоса приемного тракта. В результате проведенного анализа было установлено, что приемное устройство обеспечивает значение BER<0,001 при отношении сигнал/шум на антенном входе около 16 дб, что соответствует Pnois=-110 дбм при Рс=-93 дбм. Эти данные хорошо согласуются с результатами предварительной оценки чувствительности и коэффициента шума, при которых

74 74 было обеспечено отношение сигнал/шум на входе частотного детектора 10 дб (BER<0,001). Некоторые результаты анализа показаны на рис. 10 Рис. 10 Результаты анализа при Pnois=-109 дбм (входной (N4) и выходной (N5) битовые потоки, спектр мощности на выходе (S1), значение BER) На основании проведенных исследований можно сделать следующие выводы: 1. Предложенный вариант приемного устройства удовлетворяет требованиям по подавлению помех, предусмотренными стандартом. Причем, возможно даже исключение из исходной структурной схемы одного из фильтров в высокочастотном тракте. 2. На основании модели эффективно решается задача оптимизации характеристик полосового фильтра в тракте ПЧ и фильтра нижних частот на выходе частотного детектора, что особенно важно при возможной проблеме усиления межсимвольной интерференции в режиме жестких требований к подавлению помех. 3. В данном случае использовалась типовая функциональная схема частотного детектора. При необходимости, можно рассматривать подключение квадратурного демодулятора на выходе ПЧ-тракта с последующими блоками цифровой обработки, осуществляющими функции фильтрации, синхронизации, компенсации ухода частоты несущей, демодуляции и т.п., и проводить комплексное исследование всего приемника. Литература 1. ETSI EN Digital Enhanced Cordless Telecommunications (DECT); Common Interface (CI); Part 2: Physical Layer 2. HP Advanced Design System. User s Guide, HP Part No. E , January 1999.

Образовательный комплекс «Проектирование систем цифровой обработки сигналов на устройствах программируемой логики»

Образовательный комплекс «Проектирование систем цифровой обработки сигналов на устройствах программируемой логики» Образовательный комплекс «Проектирование систем цифровой обработки сигналов на устройствах программируемой логики» Авторский коллектив: К.т.н., доцент ННГУ Кривошеев В.И. К.т.н., доцент КГТА Тарасов И.Е.

Подробнее

Использование полузаказных СБИС с микропроцессорным ядром и набором БМК для реализации программы импортозамещения

Использование полузаказных СБИС с микропроцессорным ядром и набором БМК для реализации программы импортозамещения Использование полузаказных СБИС с микропроцессорным ядром и набором БМК для реализации программы импортозамещения Проблемы разработчиков систем специального назначения в настоящее время Ограничения использования

Подробнее

ПРОГРАММИРУЕМАЯ АНАЛОГОВАЯ МИКРОСХЕМА КомПАС-1 (5400ТР035) ОСНОВНЫЕ ХАРАКТЕРИСТИКИ И ОСОБЕННОСТИ ПРИМЕНЕНИЯ

ПРОГРАММИРУЕМАЯ АНАЛОГОВАЯ МИКРОСХЕМА КомПАС-1 (5400ТР035) ОСНОВНЫЕ ХАРАКТЕРИСТИКИ И ОСОБЕННОСТИ ПРИМЕНЕНИЯ ПРОГРАММИРУЕМАЯ АНАЛОГОВАЯ МИКРОСХЕМА КомПАС-1 (5400ТР035) ОСНОВНЫЕ ХАРАКТЕРИСТИКИ И ОСОБЕННОСТИ ПРИМЕНЕНИЯ В.В.Эннс, к.т.н. 1, Ю.М.Кобзев, к.т.н. 2, И.В.Корепанов 3 УДК 621.3.049.774 ВАК 05.27.00 Программируемая

Подробнее

Учреждение образования «Белорусский государственный университет информатики и радиоэлектроники»

Учреждение образования «Белорусский государственный университет информатики и радиоэлектроники» Учреждение образования «Белорусский государственный университет информатики и радиоэлектроники» УТВЕРЖДАЮ Проректор по учебной работе и менеджменту качества Е.Н. Живицкая 26.10.2016 Регистрационный УД

Подробнее

МЕТОДЫ И АЛГОРИТМЫ АВТОМАТИЧЕСКОЙ РАССТАНОВКИ ЗАДЕРЖЕК В ВЫЧИСЛИТЕЛЬНЫХ СТРУКТУРАХ С ОБРАТНЫМИ СВЯЗЯМИ

МЕТОДЫ И АЛГОРИТМЫ АВТОМАТИЧЕСКОЙ РАССТАНОВКИ ЗАДЕРЖЕК В ВЫЧИСЛИТЕЛЬНЫХ СТРУКТУРАХ С ОБРАТНЫМИ СВЯЗЯМИ МЕТОДЫ И АЛГОРИТМЫ АВТОМАТИЧЕСКОЙ РАССТАНОВКИ ЗАДЕРЖЕК В ВЫЧИСЛИТЕЛЬНЫХ СТРУКТУРАХ С ОБРАТНЫМИ СВЯЗЯМИ А.А. Гуленок, А.В. Бовкун, В.А. Гудков В последнее время широкое распространение получили программируемые

Подробнее

РАБОЧАЯ ПРОГРАММА «ТЕХНОЛОГИЯ РАЗРАБОТКИ ПРОГРАММНЫХ ПРОДУКТОВ»

РАБОЧАЯ ПРОГРАММА «ТЕХНОЛОГИЯ РАЗРАБОТКИ ПРОГРАММНЫХ ПРОДУКТОВ» ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ ТЮМЕНСКИЙ ГОСУДАРСТВЕННЫЙ НЕФТЕГАЗОВЫЙ УНИВЕРСИТЕТ ИНСТИТУТ КИБЕРНЕТИКИ ИНФОРМАТИКИ

Подробнее

блока дисциплин основной профессиональной образовательной программы (ОПОП) по вычислительная техника.

блока дисциплин основной профессиональной образовательной программы (ОПОП) по вычислительная техника. Приложение 3. Аннотации дисциплин Направление 09.04.01 Информатика и вычислительная техника, магистерская программа ВМКСиС Б1.Б.1 ИНТЕЛЛЕКТУАЛЬНЫЕ СИСТЕМЫ Цель освоения дисциплины овладение навыками разработки

Подробнее

Освоение каждого профессионального модуля завершается оценкой компетенций студентов по системе «освоен / не освоен».

Освоение каждого профессионального модуля завершается оценкой компетенций студентов по системе «освоен / не освоен». Специальность 230115 Программирование в компьютерных системах базовая подготовка ОБЩАЯ ХАРАКТЕРИСТИКА ПРИМЕРНЫХ ПРОГРАММ ПРОФЕССИОНАЛЬНЫХ МОДУЛЕЙ Основная профессиональная образовательная программа по

Подробнее

- 1 - Применение языка Verilog и методология проектирования цифровых устройств

- 1 - Применение языка Verilog и методология проектирования цифровых устройств - 1 - Применение языка Verilog и методология проектирования цифровых устройств На современном этапе развития электроники и цифровой техники основной областью применения языков описания оборудования является

Подробнее

Тестовые и учебные наборы для электрических измерений

Тестовые и учебные наборы для электрических измерений Тестовые и учебные наборы для электрических измерений Компания «ЭлТех СПб» предлагает готовые решения для вузов, предназначенные для изучения теоретических основ и методик проведения электрических измерений.

Подробнее

РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ. Сравнительный анализ языков программирования. для специальности «Программирование в компьютерных системах»

РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ. Сравнительный анализ языков программирования. для специальности «Программирование в компьютерных системах» Министерство образования и науки Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования «Владимирский государственный университет имени Александра Григорьевича

Подробнее

ИЗМЕНЕНИЕ СОДЕРЖАНИЯ СИСТЕМЫ ОБУЧЕНИЯ ИНФОРМАТИКЕ СТУДЕНТОВ ПЕДАГОГИЧЕСКИХ ВУЗОВ В СОВРЕМЕННЫХ УСЛОВИЯХ А. В. Зубахин

ИЗМЕНЕНИЕ СОДЕРЖАНИЯ СИСТЕМЫ ОБУЧЕНИЯ ИНФОРМАТИКЕ СТУДЕНТОВ ПЕДАГОГИЧЕСКИХ ВУЗОВ В СОВРЕМЕННЫХ УСЛОВИЯХ А. В. Зубахин УДК 519.711.3 ИЗМЕНЕНИЕ СОДЕРЖАНИЯ СИСТЕМЫ ОБУЧЕНИЯ ИНФОРМАТИКЕ СТУДЕНТОВ ПЕДАГОГИЧЕСКИХ ВУЗОВ В СОВРЕМЕННЫХ УСЛОВИЯХ 2013 А. В. Зубахин аспирант каф. программного обеспечения и администрирования информационных

Подробнее

ТЕХНОЛОГИЯ РАЗРАБОТКИ ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ

ТЕХНОЛОГИЯ РАЗРАБОТКИ ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ ТЕХНОЛОГИЯ РАЗРАБОТКИ ПРОГРАММНОГО ОБЕСПЕЧЕНИЯ Разработчик Юн Ф.А., канд. тех. наук. Рецензент Артюшенко В.М., д-р тех. наук, проф. I Организационно-методический раздел 1 Цель дисциплины Цель дисциплины

Подробнее

Анализ избыточности битовой последовательности для проектов программируемых логических интегральных схем

Анализ избыточности битовой последовательности для проектов программируемых логических интегральных схем «Труды МАИ». Выпуск 82 www.mai.ru/science/trudy/ УДК 621.385.2 Анализ избыточности битовой последовательности для проектов программируемых логических интегральных схем Панкратов А. В.*, Якимов В. Л.**,

Подробнее

РЕКОНФИГУРИРУЕМЫЕ СИСТЕМЫ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ И ДИАГНОСТИКИ БОРТОВОЙ И НАЗЕМНОЙ АППАРАТУРЫ

РЕКОНФИГУРИРУЕМЫЕ СИСТЕМЫ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ И ДИАГНОСТИКИ БОРТОВОЙ И НАЗЕМНОЙ АППАРАТУРЫ УДК 004.031.6 РЕКОНФИГУРИРУЕМЫЕ СИСТЕМЫ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ И ДИАГНОСТИКИ БОРТОВОЙ И НАЗЕМНОЙ АППАРАТУРЫ Л.В. Савкин ПАО «Радиофизика», Москва android4.1@mail.ru Рассмотрены основные особенности аппаратно-программного

Подробнее

«Автоматизированное проектирование устройств на базе ПЛИС»

«Автоматизированное проектирование устройств на базе ПЛИС» Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования «Санкт-Петербургский государственный электротехнический университет ЛЭТИ им. В.И.Ульянова (Ленина)»

Подробнее

3. Анализ и синтез электрических структурной и функциональной схем Анализ и синтез электрической структурной схемы вольтметра

3. Анализ и синтез электрических структурной и функциональной схем Анализ и синтез электрической структурной схемы вольтметра Содержание Введение... 5 1. Обзор методов и средств измерения постоянного и переменного напряжения... 7 1.1 Обзор методов измерения постоянного и переменного напряжений... 7 1.1.1. Метод непосредственной

Подробнее

ПРОФЕССИОНАЛЬНЫЙ СТАНДАРТ

ПРОФЕССИОНАЛЬНЫЙ СТАНДАРТ УТВЕРЖДЕН приказом Министерства труда и социальной защиты Российской Федерации от «10» июля 2014 г. 456н ПРОФЕССИОНАЛЬНЫЙ СТАНДАРТ Инженер в области разработки цифровых библиотек стандартных ячеек и сложнофункциональных

Подробнее

Интеллектуальные системы Б1.Б.2

Интеллектуальные системы Б1.Б.2 Методы оптимизации Б1.Б.1 Целью дисциплины является: изучение основ элементной базы аналоговых интегральных схем (АИС), особенностей моделирования АИС, методов расчета АИС. Дисциплина относится к базовой

Подробнее

Keysight Technologies Повышение надежности и эффективности работы новых поколений преобразователей электрической энергии (Часть 2)

Keysight Technologies Повышение надежности и эффективности работы новых поколений преобразователей электрической энергии (Часть 2) Keysight Technologies Повышение надежности и эффективности работы новых поколений преобразователей электрической энергии (Часть 2) Моделирование устройств Рекомендации по применению Моделирование устройств

Подробнее

МЕТОДОЛОГИЯ АРХИТЕКТУРНОГО СИНТЕЗА СПЕЦИАЛИЗИРОВАННЫХ СБИС

МЕТОДОЛОГИЯ АРХИТЕКТУРНОГО СИНТЕЗА СПЕЦИАЛИЗИРОВАННЫХ СБИС САДЫКОВ А.А. «Қоғамды ақпараттандыру» III Халықаралық ғылыми-практикалық конференция МЕТОДОЛОГИЯ АРХИТЕКТУРНОГО СИНТЕЗА СПЕЦИАЛИЗИРОВАННЫХ СБИС Параллельно с растущим интересом к языкам спецификации (VHDL,

Подробнее

Цель: Изучение физических принципов функционирования, конструкций и основных методов проектирования интегральных схем с проектными нормами нм

Цель: Изучение физических принципов функционирования, конструкций и основных методов проектирования интегральных схем с проектными нормами нм Технологический институт Федерального государственного автономного образовательного учреждения высшего профессионального образования «Южный федеральный университет» в г. Таганроге УТВЕРЖДАЮ Руководитель

Подробнее

1. ОБЩИЕ СВЕДЕНИЯ О ПРОЦЕССЕ ПРОЕКТИРОВАНИЯ И САПР

1. ОБЩИЕ СВЕДЕНИЯ О ПРОЦЕССЕ ПРОЕКТИРОВАНИЯ И САПР 7 1. ОБЩИЕ СВЕДЕНИЯ О ПРОЦЕССЕ ПРОЕКТИРОВАНИЯ И САПР Вначале разберемся, что же является предметом изучения нашего лекционного курса, если исходить из его названия Основы компьютерного проектирования РЭС.

Подробнее

Применение поведенческих моделей при проектировании систем на кристалле /479481

Применение поведенческих моделей при проектировании систем на кристалле /479481 Применение поведенческих моделей при проектировании систем на кристалле 77-48211/479481 # 09, сентябрь 2012 Котельницкий А. В., Власов А. И. УДК. 519.876.5 Россия, МГТУ им. Н.Э. Баумана lex.skorpio@gmail.com

Подробнее

1. Цели освоения дисциплины 2. Место дисциплины в структуре ООП бакалавриата знать: уметь: владеть:

1. Цели освоения дисциплины 2. Место дисциплины в структуре ООП бакалавриата знать: уметь: владеть: 1. Цели освоения дисциплины Целями освоения дисциплины являются изучение основ проектирования электронной компонентной базы, современных методов и маршрутов проектирования, средств и способов автоматизации

Подробнее

ИСТОРИЧЕСКИЕ АСПЕКТЫ ПОЯВЛЕНИЯ И ИСПОЛЬЗОВАНИЯ СЕТЕВЫХ ПРОЦЕССОРОВ

ИСТОРИЧЕСКИЕ АСПЕКТЫ ПОЯВЛЕНИЯ И ИСПОЛЬЗОВАНИЯ СЕТЕВЫХ ПРОЦЕССОРОВ Воробьев Константин Сергеевич аспирант ФГБОУ ВО «Юго-Западный государственный университет» г. Курск, Курская область ИСТОРИЧЕСКИЕ АСПЕКТЫ ПОЯВЛЕНИЯ И ИСПОЛЬЗОВАНИЯ СЕТЕВЫХ ПРОЦЕССОРОВ Аннотация: в данной

Подробнее

Тестеры микросхем для функционального и параметрического контроля ИС и СБИС, Teradyne, США

Тестеры микросхем для функционального и параметрического контроля ИС и СБИС, Teradyne, США Рис. 1 Тестер микросхем J750 Тестеры микросхем для функционального и параметрического контроля ИС и СБИС, Teradyne, США Тестеры микросхем производства компании Teradyne, США предназначены для функционального

Подробнее

Белорусский государственный университет

Белорусский государственный университет Белорусский государственный университет УТВЕРЖДАЮ Декан факультета радиофизики и электроники С.Г. Мулярчик (дата утверждения) Регистрационный УД- /р. Автоматизация проектирования в электронике (название

Подробнее

Муромский институт (филиал) «Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых»

Муромский институт (филиал) «Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых» Министерство образования и науки Российской Федерации Муромский институт (филиал) федерального государственного бюджетного образовательного учреждения высшего образования «Владимирский государственный

Подробнее

УНИВЕРСАЛЬНЫЙ КОММУНИКАЦИОННЫЙ МЕДИАПРОЦЕССОР

УНИВЕРСАЛЬНЫЙ КОММУНИКАЦИОННЫЙ МЕДИАПРОЦЕССОР УНИВЕРСАЛЬНЫЙ КОММУНИКАЦИОННЫЙ МЕДИАПРОЦЕССОР С.В.Кулешов 1 Рассмотрен подход к построению универсального цифрового коммуникационного медиапроцессора с возможностью программного реконфигурирования под

Подробнее

Сведения о реализуемых образовательных программах

Сведения о реализуемых образовательных программах Сведения о реализуемых образовательных программах п/п Код направления подготовки Название образовательной программы 1 09.03.01 Информатика и вычислительная техника Квалификация (степень) Бакалавр Перечень

Подробнее

АННОТАЦИИ РАБОЧИХ ПРОГРАММ ПРОФЕССИОНАЛЬНЫХ МОДУЛЕЙ

АННОТАЦИИ РАБОЧИХ ПРОГРАММ ПРОФЕССИОНАЛЬНЫХ МОДУЛЕЙ 1 2 АННОТАЦИИ РАБОЧИХ ПРОГРАММ ПРОФЕССИОНАЛЬНЫХ МОДУЛЕЙ основной профессиональной образовательной программы среднего профессионального образования базового подготовки по специальности среднего профессионального

Подробнее

Аннотация к рабочей программе дисциплины. Б1.Б.6 Информатика

Аннотация к рабочей программе дисциплины. Б1.Б.6 Информатика Направление подготовки Профиль подготовки Квалификация (степень) выпускника, Форма обучения Курс семестр(ы) изучения Аннотация к рабочей программе дисциплины Б1.Б.6 Информатика 43.03.01 Сервис Сервис в

Подробнее

Составил: к.т.н., проф., В.В. Жуланов. Рабочая программа

Составил: к.т.н., проф., В.В. Жуланов. Рабочая программа Рабочая программа дисциплины «Современные технологии разработки электроники», предназначенная для аспирантов ИЯФ СО РАН, разработана в 2015 году в соответствии с ФГОС ВО по направлению подготовки 03.06.01

Подробнее

Кафедра «Радиоэлектроника и телекоммуникации» РАБОЧАЯ ПРОГРАММА по дисциплине «С Интерфейсы микропроцессоров»

Кафедра «Радиоэлектроника и телекоммуникации» РАБОЧАЯ ПРОГРАММА по дисциплине «С Интерфейсы микропроцессоров» Федеральное государственное бюджетное образовательное учреждение высшего образования «Саратовский государственный технический университет имени Гагарина Ю.А.» Кафедра «Радиоэлектроника и телекоммуникации»

Подробнее

системах управления техники;

системах управления техники; Информационноизмерительная техника (дневная 5 лет, заочная 6 лет) Информационноизмерительная техника в ах управления Инженер-электроник Производство (проектирование, изготовление и испытания) средств информационноизмерительной,

Подробнее

Тестеры микросхем для функционального и параметрического контроля ИС и СБИС, Teradyne, США

Тестеры микросхем для функционального и параметрического контроля ИС и СБИС, Teradyne, США Тестеры микросхем для функционального и параметрического контроля ИС и СБИС, Teradyne, США Тестеры микросхем производства компании Teradyne, США предназначены для функционального и параметрического контроля

Подробнее

Информатика Информатика наука Предметом информатики Теоретическая информатика

Информатика Информатика наука Предметом информатики Теоретическая информатика Информатика Информатика устанавливает законы преобразования информации в условиях функционирования автоматизированных систем, разрабатывает методы еѐ алгоритмизации, формирования языковых средств общения

Подробнее

5В Приборостроение. ЭЛЕКТИВНЫЕ ДИСЦИПЛИНЫ (по выбору)

5В Приборостроение. ЭЛЕКТИВНЫЕ ДИСЦИПЛИНЫ (по выбору) 5В071600 Приборостроение п/п Цикл дисципл ин БД БД 4 БД 5 БД БД БД ЭЛЕКТИВНЫЕ ДИСЦИПЛИНЫ (по выбору) Наименование дисциплин Кол-во кредитов -семестр Алгоритмизация и программирование Объектно-ориентированное

Подробнее

1. Планируемые результаты освоения учебного материала

1. Планируемые результаты освоения учебного материала 1. Планируемые результаты освоения учебного материала Изучение информатики и информационных технологий в старшей школе на базовом уровне направлено на достижение следующих целей: освоение системы базовых

Подробнее

Специализация «Интеллектуальные робототехнические системы»

Специализация «Интеллектуальные робототехнические системы» Специализация «Интеллектуальные робототехнические системы» Робототехнические системы это область, которая охватывает достаточно широкий класс машин, начиная от простейших игрушек до полностью автоматизированных

Подробнее

АВТОМАТИЗИРОВАННОЕ ПРОЕКТИРОВАНИЕ ЧЕРВЯЧНЫХ ШЛИЦЕВЫХ ФРЕЗ

АВТОМАТИЗИРОВАННОЕ ПРОЕКТИРОВАНИЕ ЧЕРВЯЧНЫХ ШЛИЦЕВЫХ ФРЕЗ УДК 658.512.011.56:004.42 АВТОМАТИЗИРОВАННОЕ ПРОЕКТИРОВАНИЕ ЧЕРВЯЧНЫХ ШЛИЦЕВЫХ ФРЕЗ Баркалов И.В., Леоненко А.В., Кузнецов М.С. Научный руководитель доцент Желтобрюхов Е.М. Хакасский технический институт

Подробнее

Âçãëÿä íà ñèñòåìó 1Ñ:Ïðåäïðèÿòèå

Âçãëÿä íà ñèñòåìó 1Ñ:Ïðåäïðèÿòèå Ââåäåíèå В настоящее время в большинстве организаций различного профиля ощущается потребность в специалистах, которые профессионально владеют разнообразными современными информационными технологиями. При

Подробнее

Диагностика знаний студентов первого курса «Информатика»

Диагностика знаний студентов первого курса «Информатика» Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Сыктывкарский государственный университет" Диагностика знаний студентов первого курса «Информатика»

Подробнее

Базовое программное обеспечение процессора NM6403

Базовое программное обеспечение процессора NM6403 Введение Базовое программное обеспечение (БПО) нейропроцессора NM6403 обеспечивает полный цикл разработки и отладки прикладных программ. БПО позволяет разрабатывать прикладные программы на языке Си++ и

Подробнее

Раздел 1. ЭЛЕКТРОТЕХНИКА 14

Раздел 1. ЭЛЕКТРОТЕХНИКА 14 Оглавление Основные сокращения 3 Предисловие 9 Раздел 1. ЭЛЕКТРОТЕХНИКА 14 Глава!. ЭЛЕКТРИЧЕСКИЕ ЦЕПИ ПОСТОЯННОГО ТОКА... 14 1.1. Основные понятия, элементы и законы цепей 14 1.1.1. Пассивные элементы

Подробнее

Обзорная лекция LabVIEW LabVIEW Достоинства LabVIEW:

Обзорная лекция LabVIEW LabVIEW Достоинства LabVIEW: Обзорная лекция LabVIEW (Laboratory Virtual Instrumentation Engineering Workbench) это среда разработки и платформа для выполнения программ, созданных на графическом языке программирования фирмы National

Подробнее

ТЕХНИЧЕСКИЕ НАУКИ. Паскаль Евгения Сергеевна студентка Полянских Петр Андреевич студент Родионов Владимир Валериевич ассистент кафедры

ТЕХНИЧЕСКИЕ НАУКИ. Паскаль Евгения Сергеевна студентка Полянских Петр Андреевич студент Родионов Владимир Валериевич ассистент кафедры ТЕХНИЧЕСКИЕ НАУКИ Паскаль Евгения Сергеевна студентка Полянских Петр Андреевич студент Родионов Владимир Валериевич ассистент кафедры ФГБОУ ВПО «Томский государственный университет систем управления и

Подробнее

ИМПОРТОЗАМЕЩЕНИЕ ЭКБ: БАЗОВЫЕ МАТРИЧНЫЕ КРИСТАЛЛЫ. В.В.Алексеев, к. т.н., В.А.Телец, д. т.н., В.И.Эннс, к. т.н., В.В.Эннс, к. т.н.

ИМПОРТОЗАМЕЩЕНИЕ ЭКБ: БАЗОВЫЕ МАТРИЧНЫЕ КРИСТАЛЛЫ. В.В.Алексеев, к. т.н., В.А.Телец, д. т.н., В.И.Эннс, к. т.н., В.В.Эннс, к. т.н. ИМПОРТОЗАМЕЩЕНИЕ ЭКБ: БАЗОВЫЕ МАТРИЧНЫЕ КРИСТАЛЛЫ В.В.Алексеев, к. т.н., В.А.Телец, д. т.н., В.И.Эннс, к. т.н., В.В.Эннс, к. т.н. Сегодня перед российской промышленностью стоит задача замещения электронной

Подробнее

Altium Designer 10 новые возможности

Altium Designer 10 новые возможности Altium Designer 10 новые возможности Компания Altium не так давно объявила о выходе новой, 10-й версии Altium Designer системы сквозного автоматизированного проектирования электронных устройств (РЭС) на

Подробнее

«Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых»

«Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых» Министерство образования и науки Российской Федерации Муромский институт (филиал) федерального государственного бюджетного образовательного учреждения высшего образования «Владимирский государственный

Подробнее

Используемое оборудование и средства: персональный компьютер, программа Electronics Workbench.

Используемое оборудование и средства: персональный компьютер, программа Electronics Workbench. Цель работы: изучение принципов построения и электрических схем электронных цифроаналоговых преобразователей (ЦАП), исследование электронных моделей ЦАП. Используемое оборудование и средства: персональный

Подробнее

1. ОРГАНИЗАЦИОННО-МЕТОДИЧЕСКИЙ РАЗДЕЛ

1. ОРГАНИЗАЦИОННО-МЕТОДИЧЕСКИЙ РАЗДЕЛ 1. ОРГАНИЗАЦИОННО-МЕТОДИЧЕСКИЙ РАЗДЕЛ 1.1. Цели и задачи дисциплины «ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ» - дисциплина, которая предназначена для подготовки студентов к деятельности, связанной

Подробнее

ИНСТРУМЕНТАЛЬНЫЕ СРЕДСТВА Лекция 5

ИНСТРУМЕНТАЛЬНЫЕ СРЕДСТВА Лекция 5 ИНСТРУМЕНТАЛЬНЫЕ СРЕДСТВА Лекция 5 Янкович Елена Петровна Кафедра геологии и разведки полезных ископаемых Информатика Технические средства Hardware Программные средства Software Алгоритмические средства

Подробнее

ДЕПАРТАМЕНТ ОБРАЗОВАНИЯ ГОРОДА МОСКВЫ

ДЕПАРТАМЕНТ ОБРАЗОВАНИЯ ГОРОДА МОСКВЫ ДЕПАРТАМЕНТ ОБРАЗОВАНИЯ ГОРОДА МОСКВЫ Государственное бюджетное образовательное учреждение среднего профессионального образования города Москвы МОСКОВСКИЙ ТЕХНИКУМ ИНФОРМАТИКИ И ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ

Подробнее

1. Цели, задачи и сведения о дисциплине

1. Цели, задачи и сведения о дисциплине 1. Цели, задачи и сведения о дисциплине 1.1. Цели дисциплины Обеспечение прочного и сознательного овладения студентами основами знаний и практических навыков алгоритмизации задач и программирования в объектноориентированной

Подробнее

К. Г. Когос, А. М. Коренева, А. А. Краснопевцев, В. М. Фомичев МОДЕЛЬ ПРОГРАММНОГО КОМПЛЕКСА ДЛЯ СИСТЕМЫ РАСПРЕДЕЛЕННЫХ ВЫЧИСЛЕНИЙ 1

К. Г. Когос, А. М. Коренева, А. А. Краснопевцев, В. М. Фомичев МОДЕЛЬ ПРОГРАММНОГО КОМПЛЕКСА ДЛЯ СИСТЕМЫ РАСПРЕДЕЛЕННЫХ ВЫЧИСЛЕНИЙ 1 К. Г. Когос, А. М. Коренева, А. А. Краснопевцев, В. М. Фомичев К. Г. Когос, А. М. Коренева, А. А. Краснопевцев, В. М. Фомичев МОДЕЛЬ ПРОГРАММНОГО КОМПЛЕКСА ДЛЯ СИСТЕМЫ РАСПРЕДЕЛЕННЫХ ВЫЧИСЛЕНИЙ 1 Под распределенными

Подробнее

Руководитель программы: д.т.н., проф. Григорьев Юрий Дмитриевич

Руководитель программы: д.т.н., проф. Григорьев Юрий Дмитриевич Направление подготовки 010400 - «Прикладная математика и информатика», магистерская программа - 010479.68 Математическое и программное обеспечение вычислительных машин квалификация (степень) «магистр»

Подробнее

7. Базовые элементы цифровых интегральных схем Диодно-транзисторная логика

7. Базовые элементы цифровых интегральных схем Диодно-транзисторная логика 7. Базовые элементы цифровых интегральных схем. 7.1. Диодно-транзисторная логика Транзисторный каскад, работающий в ключевом режиме, можно рассматривать, как элемент с двумя состояниями, или логический

Подробнее

Компиляция запоминающих устройств в современном маршруте проектирования СнК

Компиляция запоминающих устройств в современном маршруте проектирования СнК Компиляция запоминающих устройств в современном маршруте проектирования СнК МЭС - 2016 Технический директор ООО «Альфачип» Леонид Евгеньевич Переверзев Зеленоград октябрь 2016 История развития компании

Подробнее

2.3. Программируемые логические схемы их применение в схемотехнических решениях

2.3. Программируемые логические схемы их применение в схемотехнических решениях ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования «Московский государственный технический университет радиотехники,

Подробнее

ПРИМЕНЕНИЕ ПРОГРАММЫ HFSS В КАЧЕСТВЕ УЧЕБНОГО ПО ДЛЯ ПРОЕКТИРОВАНИЯ СВЧ- УСТРОЙСТВ.

ПРИМЕНЕНИЕ ПРОГРАММЫ HFSS В КАЧЕСТВЕ УЧЕБНОГО ПО ДЛЯ ПРОЕКТИРОВАНИЯ СВЧ- УСТРОЙСТВ. ПРИМЕНЕНИЕ ПРОГРАММЫ HFSS В КАЧЕСТВЕ УЧЕБНОГО ПО ДЛЯ ПРОЕКТИРОВАНИЯ СВЧ- УСТРОЙСТВ. Сопуев Т.Т., студент группы 209 специальности «160905» «Техническая эксплуатация транспортного радиооборудования» Научный

Подробнее

В.А. Атрощенко, М.П. Лысенко, Г.С. Петриченко, Н.А. Суртаев, Н.Д. Чигликова, Р.А. Дьяченко, С.Е. Кошевая, Н.В. Василенко КУРС ЛЕКЦИЙ ПО ИНФОРМАТИКЕ

В.А. Атрощенко, М.П. Лысенко, Г.С. Петриченко, Н.А. Суртаев, Н.Д. Чигликова, Р.А. Дьяченко, С.Е. Кошевая, Н.В. Василенко КУРС ЛЕКЦИЙ ПО ИНФОРМАТИКЕ В.А. Атрощенко, М.П. Лысенко, Г.С. Петриченко, Н.А. Суртаев, Н.Д. Чигликова, Р.А. Дьяченко, С.Е. Кошевая, Н.В. Василенко КУРС ЛЕКЦИЙ ПО ИНФОРМАТИКЕ Краснодар 2009 УДК 002(021) ББК 32.81я73 К 93 Рецензенты:

Подробнее

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ Саратовский государственный университет имени Н.Г. Чернышевского

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ Саратовский государственный университет имени Н.Г. Чернышевского МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ Саратовский государственный университет имени Н.Г. Чернышевского Факультет компьютерных наук и информационных технологий УТВЕРЖДАЮ " " 20 г. Рабочая

Подробнее

ПРОГРАММИРОВАНИЕ ВИРТУАЛЬНЫХ АРХИТЕКТУР И ОРГАНИЗАЦИЯ СТРУКТУРНО- ПРОЦЕДУРНЫХ ВЫЧИСЛЕНИЙ В МНОГОПРОЦЕССОРНЫХ СИСТЕМАХ С МАССОВЫМ ПАРАЛЛЕЛИЗМОМ 1

ПРОГРАММИРОВАНИЕ ВИРТУАЛЬНЫХ АРХИТЕКТУР И ОРГАНИЗАЦИЯ СТРУКТУРНО- ПРОЦЕДУРНЫХ ВЫЧИСЛЕНИЙ В МНОГОПРОЦЕССОРНЫХ СИСТЕМАХ С МАССОВЫМ ПАРАЛЛЕЛИЗМОМ 1 Каляев А.В. ПРОГРАММИРОВАНИЕ ВИРТУАЛЬНЫХ АРХИТЕКТУР И ОРГАНИЗАЦИЯ СТРУКТУРНО- ПРОЦЕДУРНЫХ ВЫЧИСЛЕНИЙ В МНОГОПРОЦЕССОРНЫХ СИСТЕМАХ С МАССОВЫМ ПАРАЛЛЕЛИЗМОМ 1 Аннотация НИИ многопроцессорных вычислительных

Подробнее

Современное программирование на Java

Современное программирование на Java В. В. Кузнецов Современное программирование на Java Учебное пособие Томск 2014 УДК 044.43(075) ББК 32.973.26-018.1 Кузнецов B. В. Современное программирование на Java : Учеб. пособие / В. В. Кузнецов.

Подробнее

Рабочая программа Информатика 9 класс

Рабочая программа Информатика 9 класс Петровский филиал Муниципального бюджетного общеобразовательного учреждения Сатинской средней общеобразовательной школы Рассмотрена и рекомендована «УТВЕРЖДЕНА» к утверждению пед.советом Приказ от от протокол

Подробнее

УТВЕРЖДАЮ зав. кафедрой Радиофизики А.Л. Якимец

УТВЕРЖДАЮ зав. кафедрой Радиофизики А.Л. Якимец УТВЕРЖДАЮ зав. кафедрой Радиофизики А.Л. Якимец МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ ФГБОУ ВПО «ВОЛГОГРАДСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ» ФАКУЛЬТЕТ ФИЗИКИ И ТЕЛЕКОММУНИКАЦИЙ КАФЕДРА «Радиофизики»

Подробнее

При изучении курса «Информатика» формируются следующие предметные результаты, которые ориентированы на обеспечение, преимущественно,

При изучении курса «Информатика» формируются следующие предметные результаты, которые ориентированы на обеспечение, преимущественно, При изучении курса «Информатика» формируются следующие предметные результаты, которые ориентированы на обеспечение, преимущественно, общеобразовательной и общекультурной подготовки. o Сформированность

Подробнее

Правительство Российской Федерации

Правительство Российской Федерации Правительство Российской Федерации Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "Высшая школа экономики"

Подробнее

Система автоматизированного проектирования КМОП БИС "Ковчег 3.0" Общие сведения Меню Проект Меню Параметры... 3 Меню Схема...

Система автоматизированного проектирования КМОП БИС Ковчег 3.0 Общие сведения Меню Проект Меню Параметры... 3 Меню Схема... Общие сведения Общие сведения... Меню Проект... 2 Меню Параметры... 3 Меню Схема... 4 Меню Выполнить... 5 Общие команды... 6 Графический редактор схем... 7 Подсистема трансляции схемы... 8 Подсистема функционально-логического

Подробнее

ЛЕКСИЧЕСКИЙ ПРАКТИКУМ ПО АНГЛИЙСКОМУ ЯЗЫКУ

ЛЕКСИЧЕСКИЙ ПРАКТИКУМ ПО АНГЛИЙСКОМУ ЯЗЫКУ АННОТАЦИИ РАБОЧИХ ПРОГРАММ ДИСЦИПЛИН ОПОП ВО ПО НАПРАВЛЕНИЮ ПОДГОТОВКИ 09.04.01 «ИНФОРМАТИКА И ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА» МАГИСТЕРСКОЙ ПРОГРАММЫ «СЕТИ ЭВМ И ТЕЛЕКОММУНИКАЦИИ» ЛЕКСИЧЕСКИЙ ПРАКТИКУМ ПО АНГЛИЙСКОМУ

Подробнее

АППАРАТНО-ПРОГРАММНЫЙ МОДУЛЬ ДЛЯ РАСЧЕТА И ИСПЫТАНИЙ АНТЕННО-ФИДЕРНЫХ УСТРОЙСТВ

АППАРАТНО-ПРОГРАММНЫЙ МОДУЛЬ ДЛЯ РАСЧЕТА И ИСПЫТАНИЙ АНТЕННО-ФИДЕРНЫХ УСТРОЙСТВ ИНЖЕНЕРНЫЙ ВЕСТНИК ДОНА, 2, 2007, стр. 32 36 АППАРАТНО-ПРОГРАММНЫЙ МОДУЛЬ ДЛЯ РАСЧЕТА И ИСПЫТАНИЙ АНТЕННО-ФИДЕРНЫХ УСТРОЙСТВ 2007 г. О.Н. Колесникова ФГУП «ВНИИ Градиент» При разработке антенно-фидерного

Подробнее

Лаборатории СХЕМОТЕХНИКИ И ТЕХНИЧЕСКОГО ЗРЕНИЯ

Лаборатории СХЕМОТЕХНИКИ И ТЕХНИЧЕСКОГО ЗРЕНИЯ Национальный проект «ОБРАЗОВАНИЕ» Лаборатории СХЕМОТЕХНИКИ И ТЕХНИЧЕСКОГО ЗРЕНИЯ Кафедра экспериментальной физики Центр прикладных информационных технологий Российского университета дружбы народов Параметры

Подробнее

2. ОСНОВНЫЕ ВИДЫ ОБЕСПЕЧЕНИЯ САПР

2. ОСНОВНЫЕ ВИДЫ ОБЕСПЕЧЕНИЯ САПР 14 2. ОСНОВНЫЕ ВИДЫ ОБЕСПЕЧЕНИЯ САПР Современные САПР представляют собой сложный комплекс математических, программных, технических и других средств. Поэтому в составе САПР принято выделять следующие основные

Подробнее

Лекция 5. Тема: Каналы связи.

Лекция 5. Тема: Каналы связи. Тема: Каналы связи. Лекция 5 1. Характеристики каналов передачи данных 1.1. Обобщенные характеристики сигналов и каналов Сигнал может быть охарактеризован различными параметрами. Таких параметров, вообще

Подробнее

Модуль 2. Архитектура компьютера

Модуль 2. Архитектура компьютера Модуль 2. Архитектура компьютера 1. Совокупность устройств, предназначенных для автоматической или автоматизированной обработки информации это: 1) информационная система 2) информационные технологии 3)

Подробнее

ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБЩЕОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ РЕСПУБЛИКИ КРЫМ «ЛИВАДИЙСКАЯ САНАТОРНАЯ ШКОЛА-ИНТЕРНАТ»

ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБЩЕОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ РЕСПУБЛИКИ КРЫМ «ЛИВАДИЙСКАЯ САНАТОРНАЯ ШКОЛА-ИНТЕРНАТ» ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБЩЕОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ РЕСПУБЛИКИ КРЫМ «ЛИВАДИЙСКАЯ САНАТОРНАЯ ШКОЛА-ИНТЕРНАТ» 1 РАССМОТРЕНО И ПРИНЯТО на заседании МО Протокол от Руководитель МО СОГЛАСОВАНО Зам. директора

Подробнее

Введение... 5 Структура книги Обзор 16-битных PIC-микроконтроллеров... 8

Введение... 5 Структура книги Обзор 16-битных PIC-микроконтроллеров... 8 СОДЕРЖАНИЕ Введение... 5 Структура книги... 6 1. Обзор 16-битных PIC-микроконтроллеров... 8 2. Архитектура микроконтроллеров PIC24F... 10 3. Система команд и основы программирования микроконтроллеров PIC24F...

Подробнее

Департамент образования, науки и молодежной политики Воронежской области. ГОБУ СПО ВО «Борисоглебский индустриальный техникум»

Департамент образования, науки и молодежной политики Воронежской области. ГОБУ СПО ВО «Борисоглебский индустриальный техникум» Департамент образования, науки и молодежной политики Воронежской области ГОБУ СПО ВО «Борисоглебский индустриальный техникум» Аннотации к рабочим программам дисциплин специальности «Компьютерные системы

Подробнее

РАБОЧАЯ ПРОГРАММА УЧЕБНОЙ ДИСЦИПЛИНЫ

РАБОЧАЯ ПРОГРАММА УЧЕБНОЙ ДИСЦИПЛИНЫ ПЕРВОЕ ВЫСШЕЕ ТЕХНИЧЕСКОЕ УЧЕБНОЕ ЗАВЕДЕНИЕ РОССИИ МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

Подробнее

Федеральное агентство по образованию. Томский государственный университет систем управления. и радиоэлектроники Р А Б О Ч А Я П Р О Г Р А М М А

Федеральное агентство по образованию. Томский государственный университет систем управления. и радиоэлектроники Р А Б О Ч А Я П Р О Г Р А М М А Федеральное агентство по образованию Томский государственный университет систем управления и радиоэлектроники "УТВЕРЖДАЮ" Проректор по учебной работе М.Т. Решетников " " 2005г. Р А Б О Ч А Я П Р О Г Р

Подробнее

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ «НОВОСИБИРСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ» Факультет радиотехники и электроники УТВЕРЖДАЮ

Подробнее

АННОТАЦИИ ДИСЦИПЛИН НАПРАВЛЕНИЯ ДОПОЛНИТЕЛЬНОЙ ПРОФЕССИОНАЛЬНОЙ ПРОГРАММЫ «БЕЗОПАСНОСТЬ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ И СЕТЕЙ»

АННОТАЦИИ ДИСЦИПЛИН НАПРАВЛЕНИЯ ДОПОЛНИТЕЛЬНОЙ ПРОФЕССИОНАЛЬНОЙ ПРОГРАММЫ «БЕЗОПАСНОСТЬ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ И СЕТЕЙ» АННОТАЦИИ ДИСЦИПЛИН НАПРАВЛЕНИЯ ДОПОЛНИТЕЛЬНОЙ ПРОФЕССИОНАЛЬНОЙ ПРОГРАММЫ «БЕЗОПАСНОСТЬ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ И СЕТЕЙ» Аннотация к дисциплине «Информатика и программирование» Дисциплина «Информатика и

Подробнее

I. Аннотация. принципы работы элементов и функциональных узлов электронной аппаратуры;

I. Аннотация. принципы работы элементов и функциональных узлов электронной аппаратуры; I. Аннотация 1. Цели и задачи дисциплины Целью дисциплины «Аппаратные средства вычислительной техники» является подготовка выпускника к деятельности, связанной с эксплуатацией и обслуживанием аппаратуры

Подробнее

Магда Ю. С. СОПРЯЖЕНИЕ КОМПЬЮТЕРА С ВНЕШНИМИ УСТРОЙСТВАМИ

Магда Ю. С. СОПРЯЖЕНИЕ КОМПЬЮТЕРА С ВНЕШНИМИ УСТРОЙСТВАМИ Магда Ю. С. СОПРЯЖЕНИЕ КОМПЬЮТЕРА С ВНЕШНИМИ УСТРОЙСТВАМИ Москва, 2011 УДК 621.396.6 ББК 32.872 M12 M12 Магда Ю. С. Сопряжение компьютера с внешними устройствами. М.: ДМК Пресс, 2011. 200 с.: ил. ISBN

Подробнее

Ключевые слова: гетерогенная сеть, мониторинг, гарантии качества, информационная безопасность, планирование действий.

Ключевые слова: гетерогенная сеть, мониторинг, гарантии качества, информационная безопасность, планирование действий. Технические науки Интеллектуальный мониторинг состояния и анализ информационной безопасности крупномасштабных гетерогенных сетей Птицын Алексей Владимирович, кандидат технических наук, доцент, кафедра

Подробнее

1.2. Методология применения языка Verilog при проектировании цифровых устройств на основе программируемой логики

1.2. Методология применения языка Verilog при проектировании цифровых устройств на основе программируемой логики Учебное 1. Применение пособие языка Verilog и методология проектирования цифровых устройств 13 1.2. Методология применения языка Verilog при проектировании цифровых устройств на основе программируемой

Подробнее

Лекция 1 ОБЩАЯ ХАРАКТЕРИСТИКА ПРОГРАММ КОМПЬЮТЕРНОГО МОДЕЛИРОВАНИЯ ЭЛЕКТРОННЫХ ЦЕПЕЙ. План

Лекция 1 ОБЩАЯ ХАРАКТЕРИСТИКА ПРОГРАММ КОМПЬЮТЕРНОГО МОДЕЛИРОВАНИЯ ЭЛЕКТРОННЫХ ЦЕПЕЙ. План 3 Лекция 1 ОБЩАЯ ХАРАКТЕРИСТИКА ПРОГРАММ КОМПЬЮТЕРНОГО МОДЕЛИРОВАНИЯ ЭЛЕКТРОННЫХ ЦЕПЕЙ План 1. Введение 2. Общая характеристика программ схемотехнического моделирования 3. Граф электрической цепи. Топологические

Подробнее

отзыв 1. Актуальность темы диссертации

отзыв 1. Актуальность темы диссертации отзыв официального оппонента на диссертацию Пенского Александра Владимировича на тему «Разработка и исследование архитектурных стилей проектирования уровневой организации встроенных систем», представленной

Подробнее

МЕТОДЫ, ТЕХНИКА ИЗМЕРЕНИЙ И МАТЕМАТИЧЕСКАЯ ОБРАБОТКА ДАННЫХ

МЕТОДЫ, ТЕХНИКА ИЗМЕРЕНИЙ И МАТЕМАТИЧЕСКАЯ ОБРАБОТКА ДАННЫХ Кузенков М.В. Организационно-методические указания по освоению дисциплины МЕТОДЫ, ТЕХНИКА ИЗМЕРЕНИЙ И МАТЕМАТИЧЕСКАЯ ОБРАБОТКА ДАННЫХ КРАСНОЯРСК 2007 Дисциплина "Методы, техника измерений и математическая

Подробнее

УДК ; ; ; : Ю.А. Шичкина РАСПАРАЛЛЕЛИВАНИЕ АЛГОРИТМА НОРМАЛИЗАЦИИ РЕЛЯЦИОННЫХ ОТНОШЕНИЙ

УДК ; ; ; : Ю.А. Шичкина РАСПАРАЛЛЕЛИВАНИЕ АЛГОРИТМА НОРМАЛИЗАЦИИ РЕЛЯЦИОННЫХ ОТНОШЕНИЙ II. Моделирование и управление в технических системах УДК 1.11.3; 81.1.01; 81.3.01;8.012.011.:8.12 Ю.А. Шичкина РАСПАРАЛЛЕЛИВАНИЕ АЛГОРИТМА НОРМАЛИЗАЦИИ РЕЛЯЦИОННЫХ ОТНОШЕНИЙ Одной из важнейших характеристик

Подробнее

Естественные и технические науки, 2005 (4). ISSN

Естественные и технические науки, 2005 (4). ISSN О ПРОБЛЕМАХ СИНТЕЗА ИЗОМОРФНЫХ АВТОМАТОВ В.В. Стрижов, Вычислительный центр РАН Аннотация При синтезе автомата требуется определить такую его структуру, которая была бы оптимальна в пространстве трех параметров:

Подробнее

5. СТРУКТУРНЫЕ СХЕМЫ УСИЛИТЕЛЕЙ НА БАЗЕ АНАЛОГОВЫХ МИКРОСХЕМ 5.1. Этапы синтеза широкополосных усилителей. Интегральные широкополосные усилительные

5. СТРУКТУРНЫЕ СХЕМЫ УСИЛИТЕЛЕЙ НА БАЗЕ АНАЛОГОВЫХ МИКРОСХЕМ 5.1. Этапы синтеза широкополосных усилителей. Интегральные широкополосные усилительные 5. СТРУКТУРНЫЕ СХЕМЫ УСИЛИТЕЛЕЙ НА БАЗЕ АНАЛОГОВЫХ МИКРОСХЕМ 5.1. Этапы синтеза широкополосных усилителей. Интегральные широкополосные усилительные секции До недавнего времени проектирование функциональных

Подробнее

КОМПЕТЕНТНОСТНАЯ МОДЕЛЬ ВЫПУСКНИКА, ЗАВЕРШИВШЕГО ОБУЧЕНИЕ ПО ПРОГРАММЕ АСПИРАНТУРЫ НАЦИОНАЛЬНОГО ИССЛЕДОВАТЕЛЬСКОГО ЯДЕРНОГО УНИВЕРСИТЕТА «МИФИ»

КОМПЕТЕНТНОСТНАЯ МОДЕЛЬ ВЫПУСКНИКА, ЗАВЕРШИВШЕГО ОБУЧЕНИЕ ПО ПРОГРАММЕ АСПИРАНТУРЫ НАЦИОНАЛЬНОГО ИССЛЕДОВАТЕЛЬСКОГО ЯДЕРНОГО УНИВЕРСИТЕТА «МИФИ» МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ «Национальный исследовательский ядерный университет

Подробнее

ИНФОРМАЦИОННОЕ И ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ПРОЦЕССОВ АВТОМАТИЗАЦИИ (ТЕХНИЧЕСКИЕ СИСТЕМЫ)

ИНФОРМАЦИОННОЕ И ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ПРОЦЕССОВ АВТОМАТИЗАЦИИ (ТЕХНИЧЕСКИЕ СИСТЕМЫ) ИНФОРМАЦИОННОЕ И ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ПРОЦЕССОВ АВТОМАТИЗАЦИИ (ТЕХНИЧЕСКИЕ СИСТЕМЫ) Разработчик Артюшенко В.М., д-р тех. наук, проф. Рецензент Берлинер Э.М., д-р тех. наук, проф. I Организационно-методический

Подробнее

Ãëàâà 3 Ìàòåìàòè åñêîå ìîäåëèðîâàíèå öèôðîâûõ óñòðîéñòâ

Ãëàâà 3 Ìàòåìàòè åñêîå ìîäåëèðîâàíèå öèôðîâûõ óñòðîéñòâ Ãëàâà 3 Ìàòåìàòè åñêîå ìîäåëèðîâàíèå öèôðîâûõ óñòðîéñòâ Целью моделирования цифровых устройств (ЦУ) является получение картины их логико-временного поведения при различных входных воздействиях. В настоящее

Подробнее

Диагностика знаний студентов первого курса «Информатика»

Диагностика знаний студентов первого курса «Информатика» Бийский технологический институт (филиал) федерального государственного бюджетного образовательного учреждения высшего профессионального образования "Алтайский государственный технический университет им.

Подробнее

ПРОЕКТ (ГОД РЕАЛИЗАЦИИ 2015)

ПРОЕКТ (ГОД РЕАЛИЗАЦИИ 2015) ПРОЕКТ (ГОД РЕАЛИЗАЦИИ 2015) Рабочая программа учебной дисциплины разработана на основе Федерального государственного образовательного стандарта по специальностям среднего профессионального образования

Подробнее

Содержание тем учебного курса по информатике в 11 «В» классе

Содержание тем учебного курса по информатике в 11 «В» классе Содержание тем учебного курса по информатике в 11 «В» классе Информационные системы и базы данных: Что такое система. Модели систем. Пример структурной модели предметной области. Что такое информационная

Подробнее