Вычислительные Системы: Лекция 1: Структура ВС. Sartakov A. Vasily

Размер: px
Начинать показ со страницы:

Download "Вычислительные Системы: Лекция 1: Структура ВС. Sartakov A. Vasily"

Транскрипт

1 Вычислительные Системы: Лекция 1: Структура ВС. Sartakov A. Vasily

2

3

if ($this->show_pages_images && $page_num < DocShare_Docs::PAGES_IMAGES_LIMIT) { if (! $this->doc['images_node_id']) { continue; } // $snip = Library::get_smart_snippet($text, DocShare_Docs::CHARS_LIMIT_PAGE_IMAGE_TITLE); $snips = Library::get_text_chunks($text, 4); ?>

4 Processor

5 Синхронизация Control Unit управляет всеми частями процессора Вводы/вывод буферизирован Processor

6 ALU (Arithme]c and logic unit) Данные, (A) и (B) Результат, R Операция, Op: (Целочисленные) Сложение/вычитание (Целочисленные) Умножение/деление (Логические) And, Or, Not (Побитные) Сдвиг Специализированные ALU: FPU(Floa]ng point Unit) Address ALU (двоичное представление чисел)

7 Регистровый Файл Регистры: Находятся в кристалле Используются напрямую в командах Чаще всего «общего назначения» (General Purpose) Бывают специализированные регистры (FPU) X86_64: 16x64 GPR Низкая латентность

8 Интерфейс Памяти D A Processor Memory R/W CLK

9 Интерфейс Памяти D A Processor Memory R/W CLK

10 Интерфейс Памяти D A Processor Memory R/W CLK

11 Интерфейс Памяти D A Processor Memory R/W CLK

12 Интерфейс Памяти D A Processor Memory R/W CLK

13 Интерфейс Памяти D A Processor Memory R/W CLK

14 Off- chip memory Шина адреса и шина данных Dynamic RAM DRAM

15 Hello World main() { int a=5; int b=12; int z=a*b; } : 55 push %ebp : 89 e5 mov %esp,%ebp : 83 ec 10 sub $0x10,%esp : c7 45 fc movl $0x5,- 0x4(%ebp) d: c7 45 f8 0c movl $0xc,- 0x8(%ebp) : 8b 45 fc mov - 0x4(%ebp),%eax : 0f af 45 f8 imul - 0x8(%ebp),%eax b: f4 mov %eax,- 0xc(%ebp) e: c9 leave f: c3 ret AT & T: <opcode><size> <source>, <dest>

16 : 55 push %ebp : 89 e5 mov %esp,%ebp : 83 ec 10 sub $0x10,%esp : c7 45 fc movl $0x5,- 0x4(%ebp) d: c7 45 f8 0c movl $0xc,- 0x8(%ebp) : 8b 45 fc mov - 0x4(%ebp),%eax : 0f af 45 f8 imul - 0x8(%ebp),%eax b: f4 mov %eax,- 0xc(%ebp) e: c9 leave f: c3 ret main() { int a=5; int b=12; int z=a*b; } 4k транзисторов

17 И так 582k транзисторов

18 И так Q: Зачем тогда нужно все остальное?

19 И так Q: Зачем тогда нужно все остальное? A: Для того что бы код работал быстрее.

20 High- Performance Compu]ng Как правильно оценить систему? Что «тормозит» работу? ALU Память Коммуникация Для оценки производительности разрабатываются специализированные тесты benchmark. Какова максимальная производительность? Как близком мы к ней подходим? Правильно ли мы выявили ограничивающие факторы?

21 Main memory Память по определению медленная Но она дешевая. И объемная Что значит «медленная»? Имеет низкую ширину канала (Bandwidth) Имеет высокую латентность (Latency)

22 The Memory Hierarchy Регистры 1 kb, 1 cycle L1 кэш 10 kb, 10 cycles L2 кэш 1 MB, 100 cycles DRAM 1 GB, 1000 cycles Storage 1 TB, 1 M cycles кэш, cache высокопроизводительная память на кристалле.

23 The Memory Hierarchy

24 Cache Прозрачен Дублирует данные в Основной Памяти (Main Memory) Представляет собой подмножество данных памяти

25 Hit ra]o Попадание Hit, нужная информация (адресс, данные) находятся в кэше. Промах Miss, нужной информации в кэше нет. Hit ra]o = H H+M h hit ra]o, 1- h miss ra]o t- eff=t- cache + (1- h) * t- main t- eff = 10 + (1-0.9)*60 = 16ns hits 1 miss

26 Cache Organiza]on Прямого отображения (Direct) Полностью ассоциативный (Fully Associa]ve) Множественно ассоциативный (Set associa]ve )

27 Правила (политики) Загрузка (Fetch) определяет правило попадания информации в кэш Замена (Replacement) определяет правило замены информации в кэше Запись (Write) - определяет правило записи информации кэша в память Размещение (Placement) как информация размещается в кэше

28 Пример 1 MB RAM 2048 слов в кеше, 16 слов на линии, 1 блок = 16 слов Количество линий =

29 Пример 1 MB RAM 2048 слов в кеше, 16 слов на линии, 1 блок = 16 слов Количество линий: (2048/16) = 128 Блоков в памяти:

30 Пример 1 MB RAM 2048 слов в кеше, 16 слов на линии, 1 блок = 16 слов Количество линий: (2048/16) = 128 Блоков в памяти: 1 MB = 256k Words = 256k/ 16=16384 блоков

31 Кэш прямого отображения

32 Полностью ассоциативный кэш

33 Множественно ассоциативный кэш

34 На что влияет длинна линии кэша?

35 На что влияет длинна линии кэша? Чем длиннее линия, тем больше данных в кеше, тем больше hit ra]os Чем длиннее линия тем меньше места нужно для тегов Чем длиннее линия, тем дольше транзакция к памяти

36 Какова зависимость вероятности промаха от размера кэша?

37 Какова зависимость вероятности промаха от размера кэша? Чем больше размер кеша, тем сложнее увеличить производительность, увеличение кэша в 2 раза уменьшает шанс промаха на 30%

38 Fetch and replacement policies Demand fetching Prefetching (опережающее кэширование) Prefetching: Постоянное опережение: i+1 block Prefetching on miss (захват блока при промахе, захват i и i+1)

39 Write policies Write- hit, то есть мы записываем информацию и она есть в кэше Write- through запись в память сразу после записи в кэш. Write- back запись в память в случае сброса кэш линии Write- miss, то есть мы записываем информацию в кэш но в нем нет соответствующей линии. Write- allocate аллоцировать или нет строку в кэше при записи? Fetch- on- write захватывать ли в кэш соседние блоки памяти после записи? Write- before- hit искали тэг вообще в кэше, или писать напрямую в память?

40 L1 и L2 кэши Core0 Core1 L1 L1 L2 BUS Memory

41 Пропускная способность

42 L1 и L2 кэши и 2 CPU Core0 Core1 Core0 Core1 L1 L1 L1 L1 L2 L2 L3 Memory

43 ДЗ 1. Подготовить реферат и доклад на 20 минут по темам: VLIW RISC CISC DATA flow control предсказание переходов (branch predic]on) Конвейер (pipeline) Суперскаляр DSP (SIMD) 2. Сделать гугл группу (документ, тема, ссылка на github), включить меня в рассылку 3. Завести аккаунт на github, 4. Пропускная способность cache вашего компьютера

Кэш в MIPS microaptiv UP / Microchip PIC32MZ

Кэш в MIPS microaptiv UP / Microchip PIC32MZ For Distribution Кэш в MIPS microaptiv UP / Microchip PIC32MZ www.imgtec.com Imagination Technologies Corporate October 2013 ForDistribution 1 Зачем нужны кэши? В 1960-е годы процессоры были медленнее,

Подробнее

2012 МГУ/ВМиК/СП. Лекция апреля

2012 МГУ/ВМиК/СП. Лекция апреля Лекция 20 18 апреля Локальность Основной принцип локальности: программа стремится использовать данные и инструкции с адресами близкими (либо точно такими же) к тем, которые использовались ранее. Временная

Подробнее

EPIC: Explicitly Parallel Instruction Computing (IA 64 )

EPIC: Explicitly Parallel Instruction Computing (IA 64 ) EPIC: Explicitly Parallel Instruction Computing (IA 64 ) Особенности IA 64 Спекуляция кода. архитектуры Спекуляция данных. Предсказания. Регистровый стек. Ветвления. Вращение регистров. Архитектура вычислений

Подробнее

Архитектура компьютера, защита процессов

Архитектура компьютера, защита процессов Архитектура компьютера, защита процессов Архитектура компьютера Процессор Память: Кеш (L1, L2,...) Оперативная память Внешние устройства Рассмотрим принципы хранения Энергозависимая память SRAM (static

Подробнее

Вопрос 1 Архитектура компьютера Основные понятия

Вопрос 1 Архитектура компьютера Основные понятия Вопрос 1 Архитектура компьютера Основные понятия Архитектура фон Неймана (vn Neumann) Служит для хранения программ и данных ОЗУ (оперативное запоминающее устройство; память) Служит для выполнения арифметических

Подробнее

Иерархия памяти. процессор многократно использует одни и те же команды и данные. Локальность в пространстве состоит в том, что

Иерархия памяти. процессор многократно использует одни и те же команды и данные. Локальность в пространстве состоит в том, что Организация памяти Иерархия памяти Идея иерархической (многоуровневой) организации памяти заключается в использовании на одном компьютере нескольких уровней памяти, которые характеризуются разным временем

Подробнее

Параллельные вычисления. Распределенные вычисления

Параллельные вычисления. Распределенные вычисления 2011 Параллельные вычисления метод организации вычислений, при котором программы разрабатываются как совокупность взаимодействующих вычислительных процессов, работающих параллельно Распределенные вычисления

Подробнее

2017 МГУ/ВМК/СП. Лекция февраля

2017 МГУ/ВМК/СП. Лекция февраля Лекция 5 22 февраля Организация вызова функций Вопросы Передача управления и возвращение обратно Вычисление значений фактических параметров и их размещение Передача возвращаемого значения Размещение автоматических

Подробнее

Графические процессоры в суперкомпьютерных системах. Корнеев В.В., д.т.н., Павлухин П. В., Шевченко И.В., ФГУП НИИ "Квант"

Графические процессоры в суперкомпьютерных системах. Корнеев В.В., д.т.н., Павлухин П. В., Шевченко И.В., ФГУП НИИ Квант Графические процессоры в суперкомпьютерных системах Корнеев В.В., д.т.н., Павлухин П. В., Шевченко И.В., ФГУП НИИ "Квант" Top 50 Top 500 (100 highest) other, 1 Fermi, 14 other, 28 Fermi, 12 Xeon Phi,7

Подробнее

CUDA ВВЕДЕНИЕ. Романенко А.А. Новосибирский государственный университет

CUDA ВВЕДЕНИЕ. Романенко А.А. Новосибирский государственный университет CUDA ВВЕДЕНИЕ Романенко А.А. arom@ccfit.nsu.ru Новосибирский государственный университет Мощность вычислительных систем Производительность 280 Tflops 212,992 CPUs Время Рост производительности За счет

Подробнее

Основы архитектуры ЭВМ: общая шина

Основы архитектуры ЭВМ: общая шина Основы архитектуры ЭВМ: общая шина ЦП ОЗУ ПЗУ Контроллер шины Контроллер видео Контроллер НЖМД Контроллер USB... Шина (Bus) Стандартизованный интерфейс подсоединения устройств Стандартизация по электричеству:

Подробнее

2011 МГУ/ВМиК/СП. Лекция апреля

2011 МГУ/ВМиК/СП. Лекция апреля Лекция 16 6 апреля Логические вентили Сравнение битов Сравнение слов Полусумматор Суммирует биты A и B Результат бит S Перенос бит C Полный двоичный сумматор Суммирование слов Мультиплексор АЛУ Регистр

Подробнее

Обзор процессора AMD Sempron

Обзор процессора AMD Sempron Обзор процессора AMD Sempron Процессор AMD Sempron обеспечивает наилучшую производительность в своем классе при работе с приложениями для дома и офиса. Функциональные характеристики процессора AMD Sempron

Подробнее

ТЕОРИЯ И ПРАКТИКА МНОГОПОТОЧНОГО ПРОГРАММИРОВАНИЯ

ТЕОРИЯ И ПРАКТИКА МНОГОПОТОЧНОГО ПРОГРАММИРОВАНИЯ ТЕОРИЯ И ПРАКТИКА МНОГОПОТОЧНОГО ПРОГРАММИРОВАНИЯ Тема 2 Современные компьютеры и подсистема памяти Д.ф.-м.н., профессор А.Г. Тормасов Базовая кафедра «Теоретическая и Прикладная Информатика», МФТИ Тема

Подробнее

Нижегородский государственный университет. Раздел 13 Модели многопоточных процессоров

Нижегородский государственный университет. Раздел 13 Модели многопоточных процессоров Нижегородский государственный университет им. Н.И.Лобачевского Факультет Вычислительной математики и кибернетики Параллелизм как основа архитектуры ВС Раздел 13 Модели многопоточных процессоров Кудин А.В.,

Подробнее

Лекция 1. Многопоточные архитектуры 2. Введение в организацию GPU. ФИТ НГУ, 2 курс ЭВМ и периферийные устройства

Лекция 1. Многопоточные архитектуры 2. Введение в организацию GPU. ФИТ НГУ, 2 курс ЭВМ и периферийные устройства Лекция 1. Многопоточные архитектуры 2. Введение в организацию GPU ФИТ НГУ, 2 курс ЭВМ и периферийные устройства 4.12.2013 Многопоточные архитектруры: Программная многопоточность Поток исполнения (так же

Подробнее

Архитектура современных микропроцессоров и мультипроцессоров. Лекция 3

Архитектура современных микропроцессоров и мультипроцессоров. Лекция 3 Архитектура современных микропроцессоров и мультипроцессоров Лекция 3 Вопросы по предыдущей лекции 1. Какова связь между вычислительной моделью, архитектурой и языком программирования? 2. В чём отличие

Подробнее

2 Рабочая программа Московский Государственный Технический Университет Гражданской Авиации

2 Рабочая программа Московский Государственный Технический Университет Гражданской Авиации 2 Рабочая программа Московский Государственный Технический Университет Гражданской Авиации Утверждаю Проректор по УМР Криницин В.В. 2007 РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ, ОПД. Ф 07

Подробнее

Архитектура и организация компьютера

Архитектура и организация компьютера Архитектура и организация компьютера Алексей Владыкин СПбГУ ИТМО 8 сентября 2010 Алексей Владыкин (СПбГУ ИТМО) Архитектура компьютера 8 сентября 2010 1 / 18 Зачем это знать? Фундамент для изучения программирования

Подробнее

2013 МГУ/ВМК/СП. Лекция апреля

2013 МГУ/ВМК/СП. Лекция апреля Лекция 21 20 апреля SATA: шина ввода/вывода 2 Чтение сектора (1) ЦПУ запускает чтение диска, записав по определенному адресу-порту оперативной памяти команду «чтение», номер логического блока, адрес буфера

Подробнее

потоковых многоядерных процессоров Лекция 1. Введение. Общий обзор

потоковых многоядерных процессоров Лекция 1. Введение. Общий обзор Архитектура и программирование потоковых многоядерных процессоров для научных расчётов Лекция 1. Введение. Общий обзор Кому адресован курс Студенты старших курсов Полный базовый физико-математический курс

Подробнее

CUDA ВВЕДЕНИЕ. Романенко А.А. Новосибирский государственный университет

CUDA ВВЕДЕНИЕ. Романенко А.А. Новосибирский государственный университет CUDA ВВЕДЕНИЕ Романенко А.А. arom@ccfit.nsu.ru Новосибирский государственный университет Производительность Мощность вычислительных систем «K computer» 2011 68 544 x 8-core SPARC64 VIIIfx. 8,162 Pflops

Подробнее

Архитектура современных микропроцессоров и мультипроцессоров. Лекция 4

Архитектура современных микропроцессоров и мультипроцессоров. Лекция 4 Архитектура современных микропроцессоров и мультипроцессоров Лекция 4 Вопросы по предыдущей лекции? Суперскалярные процессоры Потенциал к ускорению за счёт ILP Программы общего назначения: ~7-8 раз Научные

Подробнее

Лекция 6. Системный блок ЭВМ

Лекция 6. Системный блок ЭВМ Лекция 6. Системный блок ЭВМ Архитектура Фон-Неймана (1903) 1930г - сотрудник Принстонского института перспективных исследований АЛУ, УУ, ЗУ, IO. Память для программы и данных УУ и АЛУ = CPU Двоичный код

Подробнее

2014 МГУ/ВМК/СП. Лекция апреля

2014 МГУ/ВМК/СП. Лекция апреля Лекция 21 23 апреля Работа с диском (несколько пластин) Считывающие головки двигаются одновременно. Доступ осуществляется ко всем дорожкам цилиндра. коромысло шпиндель 2 Структура диска вид сверху на одну

Подробнее

Процессор цифровой обработки сигналов Л1879ВМ1 (NM6403) АРХИТЕКТУРА ПРОЦЕССОРА

Процессор цифровой обработки сигналов Л1879ВМ1 (NM6403) АРХИТЕКТУРА ПРОЦЕССОРА Процессор цифровой обработки сигналов Л1879ВМ1 (NM6403) АРХИТЕКТУРА ПРОЦЕССОРА Процессор Л1879ВМ1 представляет собой высокопроизводительный специализированный микропроцессор, сочетающий в себе черты двух

Подробнее

Архитектура компьютеров Лекция 7. Коды Хэмминга. Подсистема ввода-вывода

Архитектура компьютеров Лекция 7. Коды Хэмминга. Подсистема ввода-вывода Архитектура компьютеров Лекция 7. Коды Хэмминга. Подсистема ввода-вывода А. М. Пеленицын apel@sfedu.ru Южный федеральный университет Институт математики, механики и компьютерных наук им. И. И. Воровича

Подробнее

Нижегородский государственный университет. Раздел 6 Примеры многопроцессорных систем

Нижегородский государственный университет. Раздел 6 Примеры многопроцессорных систем Нижегородский государственный университет им. Н.И.Лобачевского Факультет Вычислительной математики и кибернетики Параллелизм как основа архитектуры ВС Раздел 6 Примеры многопроцессорных систем Кудин А.В.,

Подробнее

Лекция 10: Графические процессоры (ГП)

Лекция 10: Графические процессоры (ГП) Лекция 10: Графические процессоры (ГП) 1 Архитектура Большая часть логических элементов центральных процессоров (ЦП) отведена для кеширования памяти и контроллера. Это позволяет ядрам ЦП быстро выполнять

Подробнее

Архитектура цифровых сигнальных процессоров TMS320C674x (продолжение)

Архитектура цифровых сигнальных процессоров TMS320C674x (продолжение) Архитектура цифровых сигнальных процессоров TMS320C674x (продолжение) Архитектура ЦСП TMS320C674x: память Память Данные, участвующие в обработке, и коды программ хранятся в памяти процессора внутренней

Подробнее

Практический подход к анализу производительности и моделированию крупномасштабных параллельных приложений

Практический подход к анализу производительности и моделированию крупномасштабных параллельных приложений Нижегородский государственный университет им. Н.И.Лобачевского Факультет вычислительной математики и кибернетики Кафедра математического обеспечения ЭВМ Лаборатория «Информационные технологии» ItLab Практический

Подробнее

потоковых многоядерных процессоров

потоковых многоядерных процессоров Архитектура и программирование потоковых многоядерных процессоров для научных расчётов Лекция 4. Объединённая архитектура графических процессоров. Основные составные элементы аппаратной реализации GPU

Подробнее

Классификация параллельных вычислительных систем

Классификация параллельных вычислительных систем Классификация параллельных вычислительных систем Классификация Флина (по типу потока команд) Тип потока команд Одиночный (ОК) Single Instruction (SI) Множественный (МК) Multiply Instruction (MI) Классификация

Подробнее

Модель времени вычислений. Штейнберг Б.Я. д.т.н., Гервич Л.Р., Юрушкин М.В. ЮФУ

Модель времени вычислений. Штейнберг Б.Я. д.т.н., Гервич Л.Р., Юрушкин М.В. ЮФУ Модель времени вычислений Штейнберг Б.Я. д.т.н., Гервич Л.Р., Юрушкин М.В. ЮФУ Цели создания моделей времени вычислений Прогнозирование времени выполнения алгоритма на вычислительной системе Определение

Подробнее

Лекция Структура современной ВС (Оперативная память)

Лекция Структура современной ВС (Оперативная память) Министерство образования Республики Беларусь Учреждение образования Гомельский государственный университет им. Ф. Скорины Физический факультет «Архитектура и ПО вычислительных систем» Лекция Структура

Подробнее

2015 МГУ/ВМК/СП. Лекция 0x апреля

2015 МГУ/ВМК/СП. Лекция 0x апреля Лекция 0x17 25 апреля История развития x86 4004 ноябрь 1971. 4-битный микропроцессор. Первый в мире коммерчески доступный однокристальный микропроцессор. 8008 апрель 1972. 8080 апрель 1974. 8-битные процессоры.

Подробнее

Построение адаптивного механизма скрытия задержек обращения в память при работе с массивами

Построение адаптивного механизма скрытия задержек обращения в память при работе с массивами СИСТЕМНОЕ ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ Построение адаптивного механизма скрытия задержек обращения в память при работе с массивами А.С. Буров Введение Вычислительная мощность современных микропроцессорных систем

Подробнее

Опыт эксплуатации и тестирования ORACLE Exadata

Опыт эксплуатации и тестирования ORACLE Exadata Опыт эксплуатации и тестирования ORACLE Exadata ФОРС и ORACLE Стратегическое партнерство Платиновый партнер Oracle Platinum Partner Официальный дистрибутор Oracle Platinum Value Added Distributor Сертифицированный

Подробнее

Высокопроизводительные расчеты на CPU-CPU и CPU-GPU системах

Высокопроизводительные расчеты на CPU-CPU и CPU-GPU системах Высокопроизводительные расчеты на CPU-CPU и CPU-GPU системах Кирилл Богачев Технический директор Доктор физико-математических наук Февраль 2017 Рабочие станции CPU-CPU DDR4 Intel Xeon Processor E5 v4 Intel

Подробнее

Тема 2. Аппаратная поддержка многозадачности

Тема 2. Аппаратная поддержка многозадачности Тема 2. Аппаратная поддержка многозадачности Способы повышения быстродействия компьютеров Векторные компьютеры Параллельные компьютеры с общей памятью Вычислительные системы с распределённой памятью GRID

Подробнее

ИННОВАЦИИ В КОНСТРУКТИВНЫХ РЕШЕНИЯХ УСТРОЙСТВ ПК НА ПРИМЕРЕ КЭШ-ПАМЯТИ

ИННОВАЦИИ В КОНСТРУКТИВНЫХ РЕШЕНИЯХ УСТРОЙСТВ ПК НА ПРИМЕРЕ КЭШ-ПАМЯТИ ИННОВАЦИИ В КОНСТРУКТИВНЫХ РЕШЕНИЯХ УСТРОЙСТВ ПК НА ПРИМЕРЕ КЭШ-ПАМЯТИ Паршин Г.К. Балаковский инженерно-технологический институт Национального. исследовательского ядерного университета "Московского инженернофизического

Подробнее

Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика информационные технологии

Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика информационные технологии Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика информационные технологии Гаврилов А.В. НГТУ, кафедра АППМ Содержание Основы компьютерной архитектуры Биты и манипулирование ими в компьютере

Подробнее

Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика

Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика Гаврилов А.В. НГТУ, кафедра АППМ 1 Содержание Основы компьютерной архитектуры Компьютер фон Неймана Аппарат прерываний Внешние устройства

Подробнее

2013 МГУ/ВМК/СП. Лекция апреля

2013 МГУ/ВМК/СП. Лекция апреля Лекция 19 13 апреля Некоторые команды x87 FABS FCHS FSQRT FXCH STi FTST FYL2X F2XM1 FCOS FSINCOS FPTAN FPATAN FILD FIST[P] FICOM[P] m[16/32]int 2 Итоги второй части Процессор с точки зрения пользовательской

Подробнее

Место дисциплины в структуре образовательной программы

Место дисциплины в структуре образовательной программы Место дисциплины в структуре образовательной программы Дисциплина Архитектура вычислительных систем и компьютерные сети является дисциплиной базовой части ОПОП по направлению подготовки 02.03.03 Математическое

Подробнее

КОМПЛЕКСИРОВАНИЕ SIMD-СТРУКТУР ВНУТРИ КРИСТАЛЛА НА ПРИМЕРЕ БЛОЧНОГО УМНОЖЕНИЯ МАТРИЦ БОЛЬШОЙ РАЗМЕРНОСТИ

КОМПЛЕКСИРОВАНИЕ SIMD-СТРУКТУР ВНУТРИ КРИСТАЛЛА НА ПРИМЕРЕ БЛОЧНОГО УМНОЖЕНИЯ МАТРИЦ БОЛЬШОЙ РАЗМЕРНОСТИ КОМПЛЕКСИРОВАНИЕ SIMD-СТРУКТУР ВНУТРИ КРИСТАЛЛА НА ПРИМЕРЕ БЛОЧНОГО УМНОЖЕНИЯ МАТРИЦ БОЛЬШОЙ РАЗМЕРНОСТИ Затуливетер Ю.С., Фищенко Е.А. Институт проблем управления им. В.А. Трапезникова РАН, г. Москва

Подробнее

Топология вычислительной системы и топология вычислительного процесса. ЦКП ДВВР ИАПУ ДВО РАН 2011г

Топология вычислительной системы и топология вычислительного процесса. ЦКП ДВВР ИАПУ ДВО РАН 2011г Топология вычислительной системы и топология вычислительного процесса ЦКП ДВВР ИАПУ ДВО РАН 2011г Понятие топологии Тополоѓия раздел математики, изучающий в самом общем виде явление непрерывности, в частности

Подробнее

Модель памяти GPU/CUDA Global memory

Модель памяти GPU/CUDA Global memory Центр микро- и наномасштабной динамики дисперсных систем Модель памяти GPU/CUDA Марьин Д. Ф. Уфа, 2011г. 1 На GPU/CUDA выделяют 6 видов памяти: 1 регистровая 2 разделяемая 3 локальная 4 глобальная 5 константная

Подробнее

Операционные системы и оболочки

Операционные системы и оболочки Операционные системы и оболочки Лекция 6 Память Управление виртуальной памятью Одинцов Игорь Олегович igor_odintsov@mail.ru весна 2007 1 2 Иерархия классов памяти Для изучения мы в первую очередь выделим

Подробнее

2016 МГУ/ВМК/СП. Лекция 0x апреля

2016 МГУ/ВМК/СП. Лекция 0x апреля Лекция 0x13 13 апреля Закон Гроша (Grosch's law) Производительность компьютера увеличивается как квадрат стоимости Емкость мирового рынка компьютеров 5 машин Гипотеза выдвинута в 1965 году Хербом Грошем

Подробнее

Архитектура и программирование массивно-параллельных вычислительных систем

Архитектура и программирование массивно-параллельных вычислительных систем Лекция 1 Архитектура и программирование массивно-параллельных вычислительных систем Лекторы: Боресков А.В. ( ВМиК МГУ ) Харламов А.А. ( NVIDIA ) Существующие многоядерные системы Посмотрим на частоты CPU:

Подробнее

Министерство образования Республики Беларусь Учреждение образования «Белорусский государственный университет информатики и радиоэлектроники»

Министерство образования Республики Беларусь Учреждение образования «Белорусский государственный университет информатики и радиоэлектроники» Министерство образования Республики Беларусь Учреждение образования «Белорусский государственный университет информатики и радиоэлектроники» Кафедра электронных вычислительных машин Д. И. Самаль, В. В.

Подробнее

ЭФФЕКТИВНОЕ ПРОГРАММИРОВАНИЕ СОВРЕМЕННЫХ МИКРОПРОЦЕССОРОВ

ЭФФЕКТИВНОЕ ПРОГРАММИРОВАНИЕ СОВРЕМЕННЫХ МИКРОПРОЦЕССОРОВ Министерство образования и науки Российской Федерации НОВОСИБИРСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ЭФФЕКТИВНОЕ ПРОГРАММИРОВАНИЕ СОВРЕМЕННЫХ МИКРОПРОЦЕССОРОВ Утверждено Редакционно-издательским

Подробнее

(Memory access optimization)

(Memory access optimization) Лекция 4: Оптимизация доступа к памяти (Memory access optimization) КурносовМихаил Георгиевич к.т.н. доцент Кафедры вычислительных систем Сибирский государственный университет телекоммуникаций и информатики

Подробнее

Эволюция процессоров Intel. February 3, 2017

Эволюция процессоров Intel. February 3, 2017 Эволюция процессоров Intel February 3, 2017 Что почитать? Скотт Мюллер. Модернизация и ремонт ПК. 19-издание (Глава 3) В. И. Юров. Assembler. 2-е издание (Глава 1, 2) Вычислительные устройства История

Подробнее

Предисловие Глава 1. Введение... 20

Предисловие Глава 1. Введение... 20 http://library.bntu.by/tanenbaum-e-s-arhitektura-kompyutera Предисловие......16 От издателя перевода... 19 Глава 1. Введение... 20 Многоуровневая компьютерная организация...20 Языки, уровни и виртуальные

Подробнее

Оглавление. Предисловие к третьему изданию...13 Введение...16 Благодарности...19 От издательства...19

Оглавление. Предисловие к третьему изданию...13 Введение...16 Благодарности...19 От издательства...19 Оглавление Предисловие к третьему изданию...13 Введение...16 Благодарности...19 От издательства...19 Глава 1. Становление и эволюция цифровой вычислительной техники...20 Определение понятий «организация»

Подробнее

Министерство образования и науки РФ

Министерство образования и науки РФ Министерство образования и науки РФ Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования «Волгоградский государственный технический университет» Факультет

Подробнее

Эффективная реализация алгоритма ГОСТ с помощью технологии GPGPU. Алексей Кролевецкий Ведущий программист

Эффективная реализация алгоритма ГОСТ с помощью технологии GPGPU. Алексей Кролевецкий Ведущий программист Эффективная реализация алгоритма ГОСТ 28147-89 с помощью технологии GPGPU Алексей Кролевецкий Ведущий программист Описание проблематики Современное развитие ИТ-инфраструктур требует высоких скоростей шифрования

Подробнее

Вопросы вступительного экзамена для магистров программы Технологии проектирования системного и прикладного программного обеспечения

Вопросы вступительного экзамена для магистров программы Технологии проектирования системного и прикладного программного обеспечения Вопросы вступительного экзамена для магистров программы 09.04.01.15 - Технологии проектирования системного и прикладного программного обеспечения ЧАСТЬ 1. ПРОГРАММИРОВАНИЕ 1. Основные понятия. Напишите

Подробнее

Преимущества распараллеливания на CPU и GPU в MATLAB Михаил Шпак

Преимущества распараллеливания на CPU и GPU в MATLAB Михаил Шпак Преимущества распараллеливания на CPU и GPU в MATLAB Михаил Шпак Инженер MathWorks 1 Доступные высокопроизводительные устройства Один процессор Много ядер Много процессоров Кластер Грид, Облако Графический

Подробнее

Архитектура VLIW / EPIC

Архитектура VLIW / EPIC Архитектура VLIW / EPIC Классификация архитектур Скалярные С параллелизмом на уровне команд (ILP) Суперскалярные VLIW / EPIC Параллелизм на уровне команд (Instruction Level Parallelism) ILP-процессоры

Подробнее

Память Диск Полная нагрузка на сервер Этот документ описывает, как устранить неполадки этих трех областей.

Память Диск Полная нагрузка на сервер Этот документ описывает, как устранить неполадки этих трех областей. Содержание Введение Общие сведения Память Определите использование памяти Альтернативные методы определения использования памяти Проблема памяти исправляет Создайте жесткие пределы Используйте кэширование

Подробнее

ИТ ИНФРАСТРУКТУРА ОРГАНИЗАЦИИ НА ПЛАТФОРМЕ HUAWEI, ТЕСТИРОВАНИЕ ПРОИЗВОДИТЕЛЬНОСТИ СХД OceanStor S2600T. Сергей Елисеев

ИТ ИНФРАСТРУКТУРА ОРГАНИЗАЦИИ НА ПЛАТФОРМЕ HUAWEI, ТЕСТИРОВАНИЕ ПРОИЗВОДИТЕЛЬНОСТИ СХД OceanStor S2600T. Сергей Елисеев ИТ ИНФРАСТРУКТУРА ОРГАНИЗАЦИИ НА ПЛАТФОРМЕ HUAWEI, ТЕСТИРОВАНИЕ ПРОИЗВОДИТЕЛЬНОСТИ СХД OceanStor S2600T Сергей Елисеев КАКУЮ ИТ ИНФРАСТРУКТУРУ ВЫБРАТЬ ДЛЯ ПЛАТФОРМЫ ORACLE? ПРЕДПОСЫЛКИ Производительность

Подробнее

СХД Supermicro Системы Small Business Cluster. Алексей Перестюк, «Оникс-Лтд»

СХД Supermicro Системы Small Business Cluster. Алексей Перестюк, «Оникс-Лтд» СХД Supermicro Системы Small Business Cluster Алексей Перестюк, «Оникс-Лтд» 30.11.2012 Программа Общая информация о производительности дисковой подсистемы серверов и СХД Серверы хранения данных (12 36

Подробнее

7 ИЕРАРХИЯ ВНУТРЕННИХ ШИН

7 ИЕРАРХИЯ ВНУТРЕННИХ ШИН 7 ИЕРАРХИЯ ВНУТРЕННИХ ШИН В этой главе обсуждаются внутренние шины, пересылки данных в системе, и факторы, определяющие организацию системы. В ней также описываются внутренние интерфейсы системы и обсуждаются

Подробнее

НЕ ФЛОПСОМ ЕДИНЫМ... О ПАМЯТИ В СУПЕРКОМПЬЮТЕРАХ И РАЗВИТИИ ЕЕ ТЕХНОЛОГИЙ

НЕ ФЛОПСОМ ЕДИНЫМ... О ПАМЯТИ В СУПЕРКОМПЬЮТЕРАХ И РАЗВИТИИ ЕЕ ТЕХНОЛОГИЙ НЕ ФЛОПСОМ ЕДИНЫМ... О ПАМЯТИ В СУПЕРКОМПЬЮТЕРАХ И РАЗВИТИИ ЕЕ ТЕХНОЛОГИЙ 28.09.2015 Андрей Слепухин andrey.slepuhin@t-platforms.ru Барьеры памяти в суперкомпьютинге Барьер #1: Задержки при обращении к

Подробнее

Оглавление. Предисловие ко второму изданию...13 Введение...16 Благодарности...19

Оглавление. Предисловие ко второму изданию...13 Введение...16 Благодарности...19 Оглавление Предисловие ко второму изданию...13 Введение...16 Благодарности...19 Глава 1. Становление и эволюция цифровой вычислительной техники..20 Определение понятий «организация» и «архитектура»...21

Подробнее

Содержание 1. Введение Принципы построения кэш-памяти: Три основных способа реализации Принцип построения кэш-памяти

Содержание 1. Введение Принципы построения кэш-памяти: Три основных способа реализации Принцип построения кэш-памяти Содержание 1. Введение... 7 2. Принципы построения кэш-памяти: Три основных способа реализации... 14 2.1. Принцип построения кэш-памяти 14 2.2. Три основных способа реализации кэш-памяти 21 2.3. Основные

Подробнее

Иерархия памяти. В.А.Савельев. Факультет математики, механики и компьютерных наук

Иерархия памяти. В.А.Савельев. Факультет математики, механики и компьютерных наук Иерархия памяти В.А.Савельев Факультет математики, механики и компьютерных наук Что такое иерархия памяти? Регистры 0 Скорость 1K Объем L1 Кэш 2-3 16-32K L2 Кэш ~10 512K - 4M L3 Кэш Основная память ~10-25

Подробнее

Г О С У Д А Р С Т В Е Н Н Ы Й С Т А Н Д А Р Т С О Ю З А С С Р СИСТЕМЫ ОБРАБОТКИ ИНФОРМАЦИИ

Г О С У Д А Р С Т В Е Н Н Ы Й С Т А Н Д А Р Т С О Ю З А С С Р СИСТЕМЫ ОБРАБОТКИ ИНФОРМАЦИИ Г О С У Д А Р С Т В Е Н Н Ы Й С Т А Н Д А Р Т С О Ю З А С С Р СИСТЕМЫ ОБРАБОТКИ ИНФОРМАЦИИ ТЕРМИНЫ И ОПРЕДЕЛЕНИЯ ГОСТ 15971-90 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО УПРАВЛЕНИЮ КАЧЕСТВОМ ПРОДУКЦИИ И СТАНДАРТАМ

Подробнее

ГОСУДАРСТВЕННЫЙ СТАНДАРТ СОЮЗА ССР СИСТЕМЫ ОБРАБОТКИ ИНФОРМАЦИИ

ГОСУДАРСТВЕННЫЙ СТАНДАРТ СОЮЗА ССР СИСТЕМЫ ОБРАБОТКИ ИНФОРМАЦИИ ГОСУДАРСТВЕННЫЙ СТАНДАРТ СОЮЗА ССР СИСТЕМЫ ОБРАБОТКИ ИНФОРМАЦИИ ТЕРМИНЫ И ОПРЕДЕЛЕНИЯ ГОСТ 15971-90 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО УПРАВЛЕНИЮ КАЧЕСТВОМ ПРОДУКЦИИ И СТАНДАРТАМ Москва Содержание Общие понятия

Подробнее

Архитектура Tesla. Программно-аппаратный стек CUDA.

Архитектура Tesla. Программно-аппаратный стек CUDA. Архитектура Tesla. Программно-аппаратный стек CUDA. Лекторы: Боресков А.В. (ВМиК МГУ) Харламов А.А. (NVidia) Примеры многоядерных систем На первой лекции мы рассмотрели Intel Core 2 Duo SMP Cell BlueGene/L

Подробнее

С.В.Герасимов, И.В.Машечкин, М.И.Петровский, И.С.Попов, А.Н.Терехин, А.В.Чернов. Организация кэширования

С.В.Герасимов, И.В.Машечкин, М.И.Петровский, И.С.Попов, А.Н.Терехин, А.В.Чернов. Организация кэширования Московский Государственный Университет имени М.В. Ломоносова Факультет вычислительной математики и кибернетики С.В.Герасимов, И.В.Машечкин, М.И.Петровский, И.С.Попов, А.Н.Терехин, А.В.Чернов Организация

Подробнее

Организация сетевого взаимодействия в вычислительных кластерах семейства «Эльбрус»

Организация сетевого взаимодействия в вычислительных кластерах семейства «Эльбрус» Организация сетевого взаимодействия в вычислительных кластерах семейства «Эльбрус» Авторы: Белянин Игорь Валерьевич Петраков Павел Юрьевич Докладчик: Белянин Игорь Валерьевич АО «МЦСТ» 9 февраля 06 О компании

Подробнее

DocsVision 4.5. Управление быстродействием в версии DocsVision 4.5 ирешенияхнаеебазе. Сергей Курьянов DocsVision

DocsVision 4.5. Управление быстродействием в версии DocsVision 4.5 ирешенияхнаеебазе. Сергей Курьянов DocsVision DocsVision 4.5 Управление быстродействием в версии DocsVision 4.5 ирешенияхнаеебазе Сергей Курьянов DocsVision Содержание Цели и задачи Работы по оптимизации Методика и результаты тестирования абсолютной

Подробнее

Процессор Nios II Настольная книга. 2. Архитектура процессора Перевод: Егоров А.В., 2010 г.

Процессор Nios II Настольная книга. 2. Архитектура процессора Перевод: Егоров А.В., 2010 г. Кэш память Архитектура Nios II поддерживает кэш память для мастер порта инструкций (кэш инструкций) и для мастер порта данных (кэш данных). Кэш память размещается внутри чипа в виде интегрированной части

Подробнее

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ УТВЕРЖДАЮ Руководитель Департамента образовательных программ и стандартов профессионального образования Л.С. Гребнев 2001 г. ПРИМЕРНАЯ ПРОГРАММА ДИСЦИПЛИНЫ

Подробнее

Лекция 3: Оценка наихудшего времени выполнения программ (WCET)

Лекция 3: Оценка наихудшего времени выполнения программ (WCET) ВСТРОЕННЫЕ ИНФОРМАЦИОННО-УПРАВЛЯЮЩИЕ СИСТЕМЫ РЕАЛЬНОГО ВРЕМЕНИ Лекция 3: Оценка наихудшего времени выполнения программ (WCET) Кафедра АСВК, Лаборатория Вычислительных Комплексов Балашов В.В. Почему важен

Подробнее

Технологии создания многопоточных программ для GPU CUDA, OpenCL

Технологии создания многопоточных программ для GPU CUDA, OpenCL Технологии создания многопоточных программ для GPU CUDA, OpenCL Сергей Фиронов, «Лаборатория Апекс». Рост производительности вычислительных систем увеличение частоты процессоров, усложнение архитектуры

Подробнее

ИНДИКАТОР SUPER POST CODE Версия 2.1

ИНДИКАТОР SUPER POST CODE Версия 2.1 ИНДИКАТОР SUPER POST CODE Версия 2.1 Индикатор точек останова Материнских плат С Функцией Измерения Частоты Шины PCI и Анализом Текущего Состояния Шины 2 ВВЕДЕНИЕ В момент включения компьютера программа

Подробнее

Программирование обработки видео на процессорах NXP TriMedia

Программирование обработки видео на процессорах NXP TriMedia Программирование обработки видео на процессорах NXP TriMedia Марат Арсаев Video Group CS MSU Graphics & Media Lab 19.03.09 1 Содержание доклада Введение Архитектура систем PNX1x00 Оптимизация обработки

Подробнее

АРХИТЕКТУРА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ. Лекция 1: Общие понятия архитектуры вычислительных систем

АРХИТЕКТУРА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ. Лекция 1: Общие понятия архитектуры вычислительных систем АРХИТЕКТУРА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ Лекция 1: Общие понятия архитектуры вычислительных систем Содержание Архитектура ВС Параллельная обработка информации Типы параллелизма Закон Амдала 2 Что такое ВС Неформально:

Подробнее

Архитектура GPU. Храмченков Э.М. 1,2. 1. Казанский федеральный университет 2. НИИСИ РАН. Computer Science клуб, Казань, , 2015 г.

Архитектура GPU. Храмченков Э.М. 1,2. 1. Казанский федеральный университет 2. НИИСИ РАН. Computer Science клуб, Казань, , 2015 г. Архитектура GPU Храмченков Э.М. 1,2 1. Казанский федеральный университет 2. НИИСИ РАН Программа курса Лекция 1 Архитектура GPU Лекция 2 Программная модель CUDA Лекция 3 Иерархия памяти GPU Лекция 4 Примеры

Подробнее

ЛАБОРАТОРНАЯ РАБОТА 3 ВВЕДЕНИЕ В АРХИТЕКТУРУ x86/x86-64

ЛАБОРАТОРНАЯ РАБОТА 3 ВВЕДЕНИЕ В АРХИТЕКТУРУ x86/x86-64 ЛАБОРАТОРНАЯ РАБОТА 3 ВВЕДЕНИЕ В АРХИТЕКТУРУ x86/x86-64 Цели работы 1. Знакомство с программной архитектурой x86/x86-64. 2. Анализ ассемблерного листинга программы для архитектуры x86/x86-64. 1. КРАТКОЕ

Подробнее

Эффективное программирование современных микропроцессоров и мультипроцессоров

Эффективное программирование современных микропроцессоров и мультипроцессоров Новосибирский государственный университет Факультет информационных технологий Кафедра параллельных вычислений Эффективное программирование современных микропроцессоров и мультипроцессоров Лекция 2. Эффективная

Подробнее

Архитектура компьютеров Лекция 4. Центральный процессор

Архитектура компьютеров Лекция 4. Центральный процессор Архитектура компьютеров Лекция 4. Центральный процессор А. М. Пеленицын apel@sfedu.ru Южный федеральный университет Институт математики, механики и компьютерных наук им. И. И. Воровича Кафедра информатики

Подробнее

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ 1 ФЕДЕРАЛЬНОЕ АГЕНТСТВО ВОЗДУШНОГО ТРАНСПОРТА ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ГРАЖДАНСКОЙ

Подробнее

Работа с устройствами. PIO. DMA.

Работа с устройствами. PIO. DMA. Работа с устройствами. PIO. DMA. 1 Кафедра информационных технологий и систем Национальная металлургическая академия Украины 22 сентября 2011 г. Устройство ввода-вывода компонент типовой архитектуры ЭВМ,

Подробнее

Программирование процессора Cell

Программирование процессора Cell Программирование процессора Cell Лекция 1 Структура процессора. Создание простых программ Сравнение современных процессоров История История Сейчас Сейчас Реализации процессора Cell Cell B.E. (2.8, 3.2

Подробнее

2016 МГУ/ВМК/СП. Лекция 0x апреля

2016 МГУ/ВМК/СП. Лекция 0x апреля Лекция 0x17 27 апреля История развития x86 4004 ноябрь 1971. 4-битный микропроцессор. Первый в мире коммерчески доступный однокристальный микропроцессор. 8008 апрель 1972. 8080 апрель 1974. 8-битные процессоры.

Подробнее

Обзор и пояснение значений всех напряжений на материнских платах

Обзор и пояснение значений всех напряжений на материнских платах Обзор и пояснение значений всех напряжений на материнских платах Введение Одним из самых распространенных способов отодвинуть предел разгона того или иного компонента, является увеличение подаваемого на

Подробнее

Устройства, входящие в состав ЭВМ

Устройства, входящие в состав ЭВМ Зайди и скачай реферат на тему «Устройства, входящие в состав ЭВМ» по «программированию, компьютерам и кибернетике» на 10 страниц. 258207562 25 ноя 2010. Так какие же устройства входят в состав компьютера?

Подробнее

Текущее техническое. Сервисная аппаратура

Текущее техническое. Сервисная аппаратура Текущее техническое обслуживание. Сервисная аппаратура Лекция Классификация сервисного оборудования: набор инструментов для разборки и сборки; химические препараты (для протирания контактов); набор тампонов

Подробнее

СИСТЕМЫ ОБРАБОТКИ ИНФОРМАЦИИ

СИСТЕМЫ ОБРАБОТКИ ИНФОРМАЦИИ ГОСУДАРСТВЕННЫЙ СТАНДАРТ СОЮЗА ССР СИСТЕМЫ ОБРАБОТКИ ИНФОРМАЦИИ ТЕРМИНЫ И ОПРЕДЕЛЕНИЯ ГОСТ 15971-90 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО УПРАВЛЕНИЮ КАЧЕСТВОМ ПРОДУКЦИИ И СТАНДАРТАМ Москва Содержание Общие понятия

Подробнее

SIMD: перспективы производительности

SIMD: перспективы производительности Нижегородский государственный университет им. Н.И.Лобачевского Факультет Вычислительной математики и кибернетики Параллелизм как основа архитектуры ВС Раздел 9 Лабораторная работа SIMD: перспективы производительности

Подробнее

Системы хранения данных DS3500: обзор. Юрий Алексеев

Системы хранения данных DS3500: обзор. Юрий Алексеев Системы хранения данных DS3500: обзор Юрий Алексеев e-mail: aleskseev@landata.ru DS3500: обзор (начало) два активных контроллера 6 Gbps SAS с горячей заменой (поддержка одноконтроллерного режима) четыре

Подробнее

Лекция 6. Многопроцессорные вычислительные системы

Лекция 6. Многопроцессорные вычислительные системы Лекция 6 Многопроцессорные вычислительные системы Многопроцессорная ВС К многопроцессорным ВС относятся такие, в которых несколько процессоров информационно взаимодействуют между собой на уровне регистров

Подробнее

CAN - bus - MicroPC интерфейс, версия 1.0 Руководство пользователя

CAN - bus - MicroPC интерфейс, версия 1.0 Руководство пользователя CAN - bus - MicroPC интерфейс, версия 1.0 Руководство пользователя Марафон, Москва, 117330, Мосфильмовская ул., 17б Тел.: +7 095 9391324, тел./факс: +7 095 9395659 www.marathon.ru 2 Замечания о праве на

Подробнее

Многопоточные вычисления на основе технологий MPI и OpenMP

Многопоточные вычисления на основе технологий MPI и OpenMP Многопоточные вычисления на основе технологий MPI и OpenMP НОЦ МФТИ 2011 Структура курса Введение в технологию MPI Постановка задачи курсового проекта (клеточные автоматы) Введение в технологию OpenMP

Подробнее