Вычислительные Системы: Лекция 1: Структура ВС. Sartakov A. Vasily

Save this PDF as:
 WORD  PNG  TXT  JPG

Размер: px
Начинать показ со страницы:

Download "Вычислительные Системы: Лекция 1: Структура ВС. Sartakov A. Vasily"

Транскрипт

1 Вычислительные Системы: Лекция 1: Структура ВС. Sartakov A. Vasily

2

3

4 Processor

5 Синхронизация Control Unit управляет всеми частями процессора Вводы/вывод буферизирован Processor

6 ALU (Arithme]c and logic unit) Данные, (A) и (B) Результат, R Операция, Op: (Целочисленные) Сложение/вычитание (Целочисленные) Умножение/деление (Логические) And, Or, Not (Побитные) Сдвиг Специализированные ALU: FPU(Floa]ng point Unit) Address ALU (двоичное представление чисел)

7 Регистровый Файл Регистры: Находятся в кристалле Используются напрямую в командах Чаще всего «общего назначения» (General Purpose) Бывают специализированные регистры (FPU) X86_64: 16x64 GPR Низкая латентность

8 Интерфейс Памяти D A Processor Memory R/W CLK

9 Интерфейс Памяти D A Processor Memory R/W CLK

10 Интерфейс Памяти D A Processor Memory R/W CLK

11 Интерфейс Памяти D A Processor Memory R/W CLK

12 Интерфейс Памяти D A Processor Memory R/W CLK

13 Интерфейс Памяти D A Processor Memory R/W CLK

14 Off- chip memory Шина адреса и шина данных Dynamic RAM DRAM

15 Hello World main() { int a=5; int b=12; int z=a*b; } : 55 push %ebp : 89 e5 mov %esp,%ebp : 83 ec 10 sub $0x10,%esp : c7 45 fc movl $0x5,- 0x4(%ebp) d: c7 45 f8 0c movl $0xc,- 0x8(%ebp) : 8b 45 fc mov - 0x4(%ebp),%eax : 0f af 45 f8 imul - 0x8(%ebp),%eax b: f4 mov %eax,- 0xc(%ebp) e: c9 leave f: c3 ret AT & T: <opcode><size> <source>, <dest>

16 : 55 push %ebp : 89 e5 mov %esp,%ebp : 83 ec 10 sub $0x10,%esp : c7 45 fc movl $0x5,- 0x4(%ebp) d: c7 45 f8 0c movl $0xc,- 0x8(%ebp) : 8b 45 fc mov - 0x4(%ebp),%eax : 0f af 45 f8 imul - 0x8(%ebp),%eax b: f4 mov %eax,- 0xc(%ebp) e: c9 leave f: c3 ret main() { int a=5; int b=12; int z=a*b; } 4k транзисторов

17 И так 582k транзисторов

18 И так Q: Зачем тогда нужно все остальное?

19 И так Q: Зачем тогда нужно все остальное? A: Для того что бы код работал быстрее.

20 High- Performance Compu]ng Как правильно оценить систему? Что «тормозит» работу? ALU Память Коммуникация Для оценки производительности разрабатываются специализированные тесты benchmark. Какова максимальная производительность? Как близком мы к ней подходим? Правильно ли мы выявили ограничивающие факторы?

21 Main memory Память по определению медленная Но она дешевая. И объемная Что значит «медленная»? Имеет низкую ширину канала (Bandwidth) Имеет высокую латентность (Latency)

22 The Memory Hierarchy Регистры 1 kb, 1 cycle L1 кэш 10 kb, 10 cycles L2 кэш 1 MB, 100 cycles DRAM 1 GB, 1000 cycles Storage 1 TB, 1 M cycles кэш, cache высокопроизводительная память на кристалле.

23 The Memory Hierarchy

24 Cache Прозрачен Дублирует данные в Основной Памяти (Main Memory) Представляет собой подмножество данных памяти

25 Hit ra]o Попадание Hit, нужная информация (адресс, данные) находятся в кэше. Промах Miss, нужной информации в кэше нет. Hit ra]o = H H+M h hit ra]o, 1- h miss ra]o t- eff=t- cache + (1- h) * t- main t- eff = 10 + (1-0.9)*60 = 16ns hits 1 miss

26 Cache Organiza]on Прямого отображения (Direct) Полностью ассоциативный (Fully Associa]ve) Множественно ассоциативный (Set associa]ve )

27 Правила (политики) Загрузка (Fetch) определяет правило попадания информации в кэш Замена (Replacement) определяет правило замены информации в кэше Запись (Write) - определяет правило записи информации кэша в память Размещение (Placement) как информация размещается в кэше

28 Пример 1 MB RAM 2048 слов в кеше, 16 слов на линии, 1 блок = 16 слов Количество линий =

29 Пример 1 MB RAM 2048 слов в кеше, 16 слов на линии, 1 блок = 16 слов Количество линий: (2048/16) = 128 Блоков в памяти:

30 Пример 1 MB RAM 2048 слов в кеше, 16 слов на линии, 1 блок = 16 слов Количество линий: (2048/16) = 128 Блоков в памяти: 1 MB = 256k Words = 256k/ 16=16384 блоков

31 Кэш прямого отображения

32 Полностью ассоциативный кэш

33 Множественно ассоциативный кэш

34 На что влияет длинна линии кэша?

35 На что влияет длинна линии кэша? Чем длиннее линия, тем больше данных в кеше, тем больше hit ra]os Чем длиннее линия тем меньше места нужно для тегов Чем длиннее линия, тем дольше транзакция к памяти

36 Какова зависимость вероятности промаха от размера кэша?

37 Какова зависимость вероятности промаха от размера кэша? Чем больше размер кеша, тем сложнее увеличить производительность, увеличение кэша в 2 раза уменьшает шанс промаха на 30%

38 Fetch and replacement policies Demand fetching Prefetching (опережающее кэширование) Prefetching: Постоянное опережение: i+1 block Prefetching on miss (захват блока при промахе, захват i и i+1)

39 Write policies Write- hit, то есть мы записываем информацию и она есть в кэше Write- through запись в память сразу после записи в кэш. Write- back запись в память в случае сброса кэш линии Write- miss, то есть мы записываем информацию в кэш но в нем нет соответствующей линии. Write- allocate аллоцировать или нет строку в кэше при записи? Fetch- on- write захватывать ли в кэш соседние блоки памяти после записи? Write- before- hit искали тэг вообще в кэше, или писать напрямую в память?

40 L1 и L2 кэши Core0 Core1 L1 L1 L2 BUS Memory

41 Пропускная способность

42 L1 и L2 кэши и 2 CPU Core0 Core1 Core0 Core1 L1 L1 L1 L1 L2 L2 L3 Memory

43 ДЗ 1. Подготовить реферат и доклад на 20 минут по темам: VLIW RISC CISC DATA flow control предсказание переходов (branch predic]on) Конвейер (pipeline) Суперскаляр DSP (SIMD) 2. Сделать гугл группу (документ, тема, ссылка на github), включить меня в рассылку 3. Завести аккаунт на github, 4. Пропускная способность cache вашего компьютера

Кэш в MIPS microaptiv UP / Microchip PIC32MZ

Кэш в MIPS microaptiv UP / Microchip PIC32MZ For Distribution Кэш в MIPS microaptiv UP / Microchip PIC32MZ www.imgtec.com Imagination Technologies Corporate October 2013 ForDistribution 1 Зачем нужны кэши? В 1960-е годы процессоры были медленнее,

Подробнее

Архитектура компьютера, защита процессов

Архитектура компьютера, защита процессов Архитектура компьютера, защита процессов Архитектура компьютера Процессор Память: Кеш (L1, L2,...) Оперативная память Внешние устройства Рассмотрим принципы хранения Энергозависимая память SRAM (static

Подробнее

Вопрос 1 Архитектура компьютера Основные понятия

Вопрос 1 Архитектура компьютера Основные понятия Вопрос 1 Архитектура компьютера Основные понятия Архитектура фон Неймана (vn Neumann) Служит для хранения программ и данных ОЗУ (оперативное запоминающее устройство; память) Служит для выполнения арифметических

Подробнее

2012 МГУ/ВМиК/СП. Лекция апреля

2012 МГУ/ВМиК/СП. Лекция апреля Лекция 20 18 апреля Локальность Основной принцип локальности: программа стремится использовать данные и инструкции с адресами близкими (либо точно такими же) к тем, которые использовались ранее. Временная

Подробнее

EPIC: Explicitly Parallel Instruction Computing (IA 64 )

EPIC: Explicitly Parallel Instruction Computing (IA 64 ) EPIC: Explicitly Parallel Instruction Computing (IA 64 ) Особенности IA 64 Спекуляция кода. архитектуры Спекуляция данных. Предсказания. Регистровый стек. Ветвления. Вращение регистров. Архитектура вычислений

Подробнее

Многопоточные архитектуры

Многопоточные архитектуры Многопоточные архитектуры 03.12.2014 Программная многопоточность Тема 1/3 Поток исполнения (так же нить, thread) Пример программы: void func() {... return; } int main() {... func();... } Ход исполнения

Подробнее

Иерархия памяти. процессор многократно использует одни и те же команды и данные. Локальность в пространстве состоит в том, что

Иерархия памяти. процессор многократно использует одни и те же команды и данные. Локальность в пространстве состоит в том, что Организация памяти Иерархия памяти Идея иерархической (многоуровневой) организации памяти заключается в использовании на одном компьютере нескольких уровней памяти, которые характеризуются разным временем

Подробнее

Введение в информатику

Введение в информатику Введение в информатику Е. А. Яревский физический факультет СПбГУ 2017 Лекция 7 Архитектура и устройство компьютера Расширения архитектуры фон-неймана Принципы фон Неймана Принцип двоичного кодирования

Подробнее

Параллельные вычисления. Распределенные вычисления

Параллельные вычисления. Распределенные вычисления 2011 Параллельные вычисления метод организации вычислений, при котором программы разрабатываются как совокупность взаимодействующих вычислительных процессов, работающих параллельно Распределенные вычисления

Подробнее

2017 МГУ/ВМК/СП. Лекция февраля

2017 МГУ/ВМК/СП. Лекция февраля Лекция 5 22 февраля Организация вызова функций Вопросы Передача управления и возвращение обратно Вычисление значений фактических параметров и их размещение Передача возвращаемого значения Размещение автоматических

Подробнее

Графические процессоры в суперкомпьютерных системах. Корнеев В.В., д.т.н., Павлухин П. В., Шевченко И.В., ФГУП НИИ "Квант"

Графические процессоры в суперкомпьютерных системах. Корнеев В.В., д.т.н., Павлухин П. В., Шевченко И.В., ФГУП НИИ Квант Графические процессоры в суперкомпьютерных системах Корнеев В.В., д.т.н., Павлухин П. В., Шевченко И.В., ФГУП НИИ "Квант" Top 50 Top 500 (100 highest) other, 1 Fermi, 14 other, 28 Fermi, 12 Xeon Phi,7

Подробнее

Аппаратные средства. Процессоры

Аппаратные средства. Процессоры Аппаратные средства Процессоры 1 Процессор Опр. Процессор (processor) аппаратный компонент, выполняющий команды на машинном языке. 2 Центральный процессор Опр. Центральный процессор (Central Processing

Подробнее

CUDA ВВЕДЕНИЕ. Романенко А.А. Новосибирский государственный университет

CUDA ВВЕДЕНИЕ. Романенко А.А. Новосибирский государственный университет CUDA ВВЕДЕНИЕ Романенко А.А. arom@ccfit.nsu.ru Новосибирский государственный университет Мощность вычислительных систем Производительность 280 Tflops 212,992 CPUs Время Рост производительности За счет

Подробнее

2011 МГУ/ВМиК/СП. Лекция апреля

2011 МГУ/ВМиК/СП. Лекция апреля Лекция 16 6 апреля Логические вентили Сравнение битов Сравнение слов Полусумматор Суммирует биты A и B Результат бит S Перенос бит C Полный двоичный сумматор Суммирование слов Мультиплексор АЛУ Регистр

Подробнее

Обзор процессора AMD Sempron

Обзор процессора AMD Sempron Обзор процессора AMD Sempron Процессор AMD Sempron обеспечивает наилучшую производительность в своем классе при работе с приложениями для дома и офиса. Функциональные характеристики процессора AMD Sempron

Подробнее

Основы архитектуры ЭВМ: общая шина

Основы архитектуры ЭВМ: общая шина Основы архитектуры ЭВМ: общая шина ЦП ОЗУ ПЗУ Контроллер шины Контроллер видео Контроллер НЖМД Контроллер USB... Шина (Bus) Стандартизованный интерфейс подсоединения устройств Стандартизация по электричеству:

Подробнее

ТЕОРИЯ И ПРАКТИКА МНОГОПОТОЧНОГО ПРОГРАММИРОВАНИЯ

ТЕОРИЯ И ПРАКТИКА МНОГОПОТОЧНОГО ПРОГРАММИРОВАНИЯ ТЕОРИЯ И ПРАКТИКА МНОГОПОТОЧНОГО ПРОГРАММИРОВАНИЯ Тема 2 Современные компьютеры и подсистема памяти Д.ф.-м.н., профессор А.Г. Тормасов Базовая кафедра «Теоретическая и Прикладная Информатика», МФТИ Тема

Подробнее

2016 МГУ/ВМК/СП. Лекция 0x апреля

2016 МГУ/ВМК/СП. Лекция 0x апреля Лекция 0x16 23 апреля Твердотельные диски (SSD) Шина ввода/вывода Твердотельный диск (SSD) Запросы на чтение/запись логических блоков Контроллер Flash-память Блок 0 Стр. 0 Стр. 1 Стр. P-1 Блок B-1 Стр.

Подробнее

Архитектура современных микропроцессоров и мультипроцессоров. Лекция 3

Архитектура современных микропроцессоров и мультипроцессоров. Лекция 3 Архитектура современных микропроцессоров и мультипроцессоров Лекция 3 Вопросы по предыдущей лекции 1. Какова связь между вычислительной моделью, архитектурой и языком программирования? 2. В чём отличие

Подробнее

goo.gl/x7evf goo.gl/tddvv Иерархия памяти Основы информатики. Компьютерные основы программирования

goo.gl/x7evf goo.gl/tddvv Иерархия памяти Основы информатики. Компьютерные основы программирования Carnegie Mellon Иерархия памяти Основы информатики. Компьютерные основы программирования goo.gl/x7evf На основе CMU 15-213/18-243: IntroducCon to Computer Systems goo.gl/tddvv Лекция 10, 20 апреля, 2015

Подробнее

Нижегородский государственный университет. Раздел 13 Модели многопоточных процессоров

Нижегородский государственный университет. Раздел 13 Модели многопоточных процессоров Нижегородский государственный университет им. Н.И.Лобачевского Факультет Вычислительной математики и кибернетики Параллелизм как основа архитектуры ВС Раздел 13 Модели многопоточных процессоров Кудин А.В.,

Подробнее

Технические особенности и новаторские решения процессоров AMD

Технические особенности и новаторские решения процессоров AMD Технические особенности и новаторские решения процессоров AMD Курсы лекций «ЭВМ и периферийные устройства» Факультатив Лектор - доцент, к.т.н. Кузьмин Александр Александрович Часть 1. AMD К6: история успеха

Подробнее

Лекция 1. Многопоточные архитектуры 2. Введение в организацию GPU. ФИТ НГУ, 2 курс ЭВМ и периферийные устройства

Лекция 1. Многопоточные архитектуры 2. Введение в организацию GPU. ФИТ НГУ, 2 курс ЭВМ и периферийные устройства Лекция 1. Многопоточные архитектуры 2. Введение в организацию GPU ФИТ НГУ, 2 курс ЭВМ и периферийные устройства 4.12.2013 Многопоточные архитектруры: Программная многопоточность Поток исполнения (так же

Подробнее

Архитектура Intel от i386 до Xeon Phi: процессоры, производительность, энергопотребление

Архитектура Intel от i386 до Xeon Phi: процессоры, производительность, энергопотребление Нижегородский государственный университет им. Н.И.Лобачевского Факультет Вычислительной математики и кибернетики Архитектура Intel от i386 до Xeon Phi: процессоры, производительность, энергопотребление

Подробнее

Сравнение производительности микропроцессора 1890ВМ8Я с импортными аналогами. Время выполнения атомарных операций

Сравнение производительности микропроцессора 1890ВМ8Я с импортными аналогами. Время выполнения атомарных операций Сравнение производительности микропроцессора 1890ВМ8Я с импортными аналогами. Время выполнения атомарных операций Содержание 1 Оборудование для тестирования и сравнения производительности........ 2 2 Методика

Подробнее

2013 МГУ/ВМК/СП. Лекция апреля

2013 МГУ/ВМК/СП. Лекция апреля Лекция 21 20 апреля SATA: шина ввода/вывода 2 Чтение сектора (1) ЦПУ запускает чтение диска, записав по определенному адресу-порту оперативной памяти команду «чтение», номер логического блока, адрес буфера

Подробнее

Лекция 5. Векторные и матричные системы

Лекция 5. Векторные и матричные системы Лекция 5 Векторные и матричные системы Вектор AB B A Вектор (в программировании) одномерный массив. Вектор При размещении матрицы в памяти все ее элементы заносятся в ячейки с последовательными адресами,

Подробнее

Архитектура современных микропроцессоров и мультипроцессоров. Лекция 4

Архитектура современных микропроцессоров и мультипроцессоров. Лекция 4 Архитектура современных микропроцессоров и мультипроцессоров Лекция 4 Вопросы по предыдущей лекции? Суперскалярные процессоры Потенциал к ускорению за счёт ILP Программы общего назначения: ~7-8 раз Научные

Подробнее

Организация ЭВМ и систем

Организация ЭВМ и систем Министерство образования Российской Федерации Рыбинская государственная авиационная технологическая академия имени П.А. Соловьева Факультет радиоэлектроники и информатики Кафедра Вычислительные системы

Подробнее

потоковых многоядерных процессоров Лекция 1. Введение. Общий обзор

потоковых многоядерных процессоров Лекция 1. Введение. Общий обзор Архитектура и программирование потоковых многоядерных процессоров для научных расчётов Лекция 1. Введение. Общий обзор Кому адресован курс Студенты старших курсов Полный базовый физико-математический курс

Подробнее

Нижегородский государственный университет. Раздел 6 Примеры многопроцессорных систем

Нижегородский государственный университет. Раздел 6 Примеры многопроцессорных систем Нижегородский государственный университет им. Н.И.Лобачевского Факультет Вычислительной математики и кибернетики Параллелизм как основа архитектуры ВС Раздел 6 Примеры многопроцессорных систем Кудин А.В.,

Подробнее

Архитектура компьютеров Лекция 7. Коды Хэмминга. Подсистема ввода-вывода

Архитектура компьютеров Лекция 7. Коды Хэмминга. Подсистема ввода-вывода Архитектура компьютеров Лекция 7. Коды Хэмминга. Подсистема ввода-вывода А. М. Пеленицын apel@sfedu.ru Южный федеральный университет Институт математики, механики и компьютерных наук им. И. И. Воровича

Подробнее

CUDA ВВЕДЕНИЕ. Романенко А.А. Новосибирский государственный университет

CUDA ВВЕДЕНИЕ. Романенко А.А. Новосибирский государственный университет CUDA ВВЕДЕНИЕ Романенко А.А. arom@ccfit.nsu.ru Новосибирский государственный университет Производительность Мощность вычислительных систем «K computer» 2011 68 544 x 8-core SPARC64 VIIIfx. 8,162 Pflops

Подробнее

2 Рабочая программа Московский Государственный Технический Университет Гражданской Авиации

2 Рабочая программа Московский Государственный Технический Университет Гражданской Авиации 2 Рабочая программа Московский Государственный Технический Университет Гражданской Авиации Утверждаю Проректор по УМР Криницин В.В. 2007 РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ, ОПД. Ф 07

Подробнее

2014 МГУ/ВМК/СП. Лекция апреля

2014 МГУ/ВМК/СП. Лекция апреля Лекция 21 23 апреля Работа с диском (несколько пластин) Считывающие головки двигаются одновременно. Доступ осуществляется ко всем дорожкам цилиндра. коромысло шпиндель 2 Структура диска вид сверху на одну

Подробнее

Лекция 6. Системный блок ЭВМ

Лекция 6. Системный блок ЭВМ Лекция 6. Системный блок ЭВМ Архитектура Фон-Неймана (1903) 1930г - сотрудник Принстонского института перспективных исследований АЛУ, УУ, ЗУ, IO. Память для программы и данных УУ и АЛУ = CPU Двоичный код

Подробнее

Аппаратная реализация искусственных нейронных сетей. Негров Д.В., Захарченко С.В.

Аппаратная реализация искусственных нейронных сетей. Негров Д.В., Захарченко С.В. Аппаратная реализация искусственных нейронных сетей Негров Д.В., Захарченко С.В. План доклада Машинное обучение и глубокие нейронные сети Особенности глубоких нейронных сетей Проблемы современных архитектур

Подробнее

Процессор цифровой обработки сигналов Л1879ВМ1 (NM6403) АРХИТЕКТУРА ПРОЦЕССОРА

Процессор цифровой обработки сигналов Л1879ВМ1 (NM6403) АРХИТЕКТУРА ПРОЦЕССОРА Процессор цифровой обработки сигналов Л1879ВМ1 (NM6403) АРХИТЕКТУРА ПРОЦЕССОРА Процессор Л1879ВМ1 представляет собой высокопроизводительный специализированный микропроцессор, сочетающий в себе черты двух

Подробнее

Нижегородский государственный университет. Раздел 5 Динамическое планирование

Нижегородский государственный университет. Раздел 5 Динамическое планирование Нижегородский государственный университет им. Н.И.Лобачевского Факультет Вычислительной математики и кибернетики Параллелизм как основа архитектуры ВС Раздел 5 Динамическое планирование Кудин А.В., к.т.н.

Подробнее

Модель времени вычислений. Штейнберг Б.Я. д.т.н., Гервич Л.Р., Юрушкин М.В. ЮФУ

Модель времени вычислений. Штейнберг Б.Я. д.т.н., Гервич Л.Р., Юрушкин М.В. ЮФУ Модель времени вычислений Штейнберг Б.Я. д.т.н., Гервич Л.Р., Юрушкин М.В. ЮФУ Цели создания моделей времени вычислений Прогнозирование времени выполнения алгоритма на вычислительной системе Определение

Подробнее

Лекция 10: Графические процессоры (ГП)

Лекция 10: Графические процессоры (ГП) Лекция 10: Графические процессоры (ГП) 1 Архитектура Большая часть логических элементов центральных процессоров (ЦП) отведена для кеширования памяти и контроллера. Это позволяет ядрам ЦП быстро выполнять

Подробнее

2015 МГУ/ВМК/СП. Лекция 0x апреля

2015 МГУ/ВМК/СП. Лекция 0x апреля Лекция 0x17 25 апреля История развития x86 4004 ноябрь 1971. 4-битный микропроцессор. Первый в мире коммерчески доступный однокристальный микропроцессор. 8008 апрель 1972. 8080 апрель 1974. 8-битные процессоры.

Подробнее

Лекция Структура современной ВС (Оперативная память)

Лекция Структура современной ВС (Оперативная память) Министерство образования Республики Беларусь Учреждение образования Гомельский государственный университет им. Ф. Скорины Физический факультет «Архитектура и ПО вычислительных систем» Лекция Структура

Подробнее

Архитектура цифровых сигнальных процессоров TMS320C674x (продолжение)

Архитектура цифровых сигнальных процессоров TMS320C674x (продолжение) Архитектура цифровых сигнальных процессоров TMS320C674x (продолжение) Архитектура ЦСП TMS320C674x: память Память Данные, участвующие в обработке, и коды программ хранятся в памяти процессора внутренней

Подробнее

Практический подход к анализу производительности и моделированию крупномасштабных параллельных приложений

Практический подход к анализу производительности и моделированию крупномасштабных параллельных приложений Нижегородский государственный университет им. Н.И.Лобачевского Факультет вычислительной математики и кибернетики Кафедра математического обеспечения ЭВМ Лаборатория «Информационные технологии» ItLab Практический

Подробнее

Построение адаптивного механизма скрытия задержек обращения в память при работе с массивами

Построение адаптивного механизма скрытия задержек обращения в память при работе с массивами СИСТЕМНОЕ ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ Построение адаптивного механизма скрытия задержек обращения в память при работе с массивами А.С. Буров Введение Вычислительная мощность современных микропроцессорных систем

Подробнее

Тема 2. Аппаратная поддержка многозадачности

Тема 2. Аппаратная поддержка многозадачности Тема 2. Аппаратная поддержка многозадачности Способы повышения быстродействия компьютеров Векторные компьютеры Параллельные компьютеры с общей памятью Вычислительные системы с распределённой памятью GRID

Подробнее

Место дисциплины в структуре образовательной программы

Место дисциплины в структуре образовательной программы Место дисциплины в структуре образовательной программы Дисциплина Архитектура вычислительных систем и компьютерные сети является дисциплиной базовой части ОПОП по направлению подготовки 02.03.03 Математическое

Подробнее

Классификация параллельных вычислительных систем

Классификация параллельных вычислительных систем Классификация параллельных вычислительных систем Классификация Флина (по типу потока команд) Тип потока команд Одиночный (ОК) Single Instruction (SI) Множественный (МК) Multiply Instruction (MI) Классификация

Подробнее

2013 МГУ/ВМК/СП. Лекция апреля

2013 МГУ/ВМК/СП. Лекция апреля Лекция 19 13 апреля Некоторые команды x87 FABS FCHS FSQRT FXCH STi FTST FYL2X F2XM1 FCOS FSINCOS FPTAN FPATAN FILD FIST[P] FICOM[P] m[16/32]int 2 Итоги второй части Процессор с точки зрения пользовательской

Подробнее

КОМПЛЕКСИРОВАНИЕ SIMD-СТРУКТУР ВНУТРИ КРИСТАЛЛА НА ПРИМЕРЕ БЛОЧНОГО УМНОЖЕНИЯ МАТРИЦ БОЛЬШОЙ РАЗМЕРНОСТИ

КОМПЛЕКСИРОВАНИЕ SIMD-СТРУКТУР ВНУТРИ КРИСТАЛЛА НА ПРИМЕРЕ БЛОЧНОГО УМНОЖЕНИЯ МАТРИЦ БОЛЬШОЙ РАЗМЕРНОСТИ КОМПЛЕКСИРОВАНИЕ SIMD-СТРУКТУР ВНУТРИ КРИСТАЛЛА НА ПРИМЕРЕ БЛОЧНОГО УМНОЖЕНИЯ МАТРИЦ БОЛЬШОЙ РАЗМЕРНОСТИ Затуливетер Ю.С., Фищенко Е.А. Институт проблем управления им. В.А. Трапезникова РАН, г. Москва

Подробнее

2016 МГУ/ВМК/СП. Лекция 0x апреля

2016 МГУ/ВМК/СП. Лекция 0x апреля Лекция 0x13 13 апреля Закон Гроша (Grosch's law) Производительность компьютера увеличивается как квадрат стоимости Емкость мирового рынка компьютеров 5 машин Гипотеза выдвинута в 1965 году Хербом Грошем

Подробнее

Разработка контроллера ввода/вывода с интерфейсом AXI для микропроцессоров семейства «Эльбрус»

Разработка контроллера ввода/вывода с интерфейсом AXI для микропроцессоров семейства «Эльбрус» Разработка контроллера ввода/вывода с интерфейсом AXI для микропроцессоров семейства «Эльбрус» Выполнил: Вараксин В.Н. 713 гр. Научный руководитель: Костенко В.О. Введение Проблема: повышение производительности

Подробнее

потоковых многоядерных процессоров

потоковых многоядерных процессоров Архитектура и программирование потоковых многоядерных процессоров для научных расчётов Лекция 4. Объединённая архитектура графических процессоров. Основные составные элементы аппаратной реализации GPU

Подробнее

Опыт эксплуатации и тестирования ORACLE Exadata

Опыт эксплуатации и тестирования ORACLE Exadata Опыт эксплуатации и тестирования ORACLE Exadata ФОРС и ORACLE Стратегическое партнерство Платиновый партнер Oracle Platinum Partner Официальный дистрибутор Oracle Platinum Value Added Distributor Сертифицированный

Подробнее

Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика

Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика Гаврилов А.В. НГТУ, кафедра АППМ 1 Содержание Основы компьютерной архитектуры Компьютер фон Неймана Аппарат прерываний Внешние устройства

Подробнее

Использование средств nvidia CUDA для эффективной реализации алгоритмов построения карт диспаратности

Использование средств nvidia CUDA для эффективной реализации алгоритмов построения карт диспаратности Использование средств nvidia CUDA для эффективной реализации алгоритмов построения карт диспаратности А.Н. Волкович Объединенный институт проблем информатики НАН Беларуси, Беларусь, Минск Введение Построение

Подробнее

Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика информационные технологии

Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика информационные технологии Организация компьютера (Hardware) Лекция 3. Часть 2. Информатика информационные технологии Гаврилов А.В. НГТУ, кафедра АППМ Содержание Основы компьютерной архитектуры Биты и манипулирование ими в компьютере

Подробнее

Высокопроизводительные расчеты на CPU-CPU и CPU-GPU системах

Высокопроизводительные расчеты на CPU-CPU и CPU-GPU системах Высокопроизводительные расчеты на CPU-CPU и CPU-GPU системах Кирилл Богачев Технический директор Доктор физико-математических наук 2 июня 2017 Рабочие станции CPU-CPU DDR4 Intel Xeon Processor E5 v4 Intel

Подробнее

Высокопроизводительные расчеты на CPU-CPU и CPU-GPU системах

Высокопроизводительные расчеты на CPU-CPU и CPU-GPU системах Высокопроизводительные расчеты на CPU-CPU и CPU-GPU системах Кирилл Богачев Технический директор Доктор физико-математических наук Февраль 2017 Рабочие станции CPU-CPU DDR4 Intel Xeon Processor E5 v4 Intel

Подробнее

2017 МГУ/ВМК/СП. Лекция 0x апреля

2017 МГУ/ВМК/СП. Лекция 0x апреля Лекция 0x15 22 апреля Разработка интегральных схем module blinking ( input CLOCK_50, output [1:0] LEDG ); /* reg */ reg data1 = 1'b1; reg [31:0] counter; reg state; /* assign */ assign LEDG[0] = state;

Подробнее

ОРГАНИЗАЦИЯ ЛВС НА БАЗЕ БЕЗДИСКОВЫХ СТАНЦИЙ С ОС СЕМЕЙСТВА WINDOWS Житков М.С., Новоселов Д.С. Научный руководитель Миронов А.Е

ОРГАНИЗАЦИЯ ЛВС НА БАЗЕ БЕЗДИСКОВЫХ СТАНЦИЙ С ОС СЕМЕЙСТВА WINDOWS Житков М.С., Новоселов Д.С. Научный руководитель Миронов А.Е ОРГАНИЗАЦИЯ ЛВС НА БАЗЕ БЕЗДИСКОВЫХ СТАНЦИЙ С ОС СЕМЕЙСТВА WINDOWS Житков М.С., Новоселов Д.С. Научный руководитель Миронов А.Е В рамках научно-практической конференции представлен проект по обустройству

Подробнее

Франкенштейнизация Voldemort или key-value данные в Одноклассниках Роман Антипин

Франкенштейнизация Voldemort или key-value данные в Одноклассниках Роман Антипин Франкенштейнизация Voldemort или key-value данные в Одноклассниках Роман Антипин инженер-программист проекта Одноклассники 2 Данные в Одноклассниках SQL (MSSQL): ~ 330 серверов без учета backup, ~28 TB

Подробнее

Аннотация к дисциплине «Аппаратно-программная реализация вычислительных машин» Профиль Информационные системы и технологии в строительстве

Аннотация к дисциплине «Аппаратно-программная реализация вычислительных машин» Профиль Информационные системы и технологии в строительстве Аннотация к дисциплине «Аппаратно-программная реализация вычислительных машин» Направление подготовки (специальность) системы и технологии» 09.03.02 «Информационные Профиль Информационные системы и технологии

Подробнее

Вопрос 21 Страничное преобразование адреса

Вопрос 21 Страничное преобразование адреса Вопрос 21 Страничное преобразование адреса Преобразование адреса Преобразование логического адреса в физический осуществляется в два этапа Сегментное преобразование вычисляет линейный адрес на основе логического.

Подробнее

Предисловие Глава 1. Введение... 20

Предисловие Глава 1. Введение... 20 http://library.bntu.by/tanenbaum-e-s-arhitektura-kompyutera Предисловие......16 От издателя перевода... 19 Глава 1. Введение... 20 Многоуровневая компьютерная организация...20 Языки, уровни и виртуальные

Подробнее

(Memory access optimization)

(Memory access optimization) Лекция 4: Оптимизация доступа к памяти (Memory access optimization) КурносовМихаил Георгиевич к.т.н. доцент Кафедры вычислительных систем Сибирский государственный университет телекоммуникаций и информатики

Подробнее

Министерство образования и науки РФ

Министерство образования и науки РФ Министерство образования и науки РФ Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования «Волгоградский государственный технический университет» Факультет

Подробнее

АРХИТЕКТУРА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ. Лекция 4: Конвейерные ЭВМ

АРХИТЕКТУРА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ. Лекция 4: Конвейерные ЭВМ АРХИТЕКТУРА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ Лекция 4: Конвейерные ЭВМ История 1956 г. академик С.А. Лебедев обосновал «принцип водопровода» Конвейер команд БЭСМ-6 (1957-66) ATLAS (1957-63) ILLIAC II (1962) Несколько

Подробнее

ИННОВАЦИИ В КОНСТРУКТИВНЫХ РЕШЕНИЯХ УСТРОЙСТВ ПК НА ПРИМЕРЕ КЭШ-ПАМЯТИ

ИННОВАЦИИ В КОНСТРУКТИВНЫХ РЕШЕНИЯХ УСТРОЙСТВ ПК НА ПРИМЕРЕ КЭШ-ПАМЯТИ ИННОВАЦИИ В КОНСТРУКТИВНЫХ РЕШЕНИЯХ УСТРОЙСТВ ПК НА ПРИМЕРЕ КЭШ-ПАМЯТИ Паршин Г.К. Балаковский инженерно-технологический институт Национального. исследовательского ядерного университета "Московского инженернофизического

Подробнее

Преимущества распараллеливания на CPU и GPU в MATLAB Михаил Шпак

Преимущества распараллеливания на CPU и GPU в MATLAB Михаил Шпак Преимущества распараллеливания на CPU и GPU в MATLAB Михаил Шпак Инженер MathWorks 1 Доступные высокопроизводительные устройства Один процессор Много ядер Много процессоров Кластер Грид, Облако Графический

Подробнее

Модель памяти GPU/CUDA Global memory

Модель памяти GPU/CUDA Global memory Центр микро- и наномасштабной динамики дисперсных систем Модель памяти GPU/CUDA Марьин Д. Ф. Уфа, 2011г. 1 На GPU/CUDA выделяют 6 видов памяти: 1 регистровая 2 разделяемая 3 локальная 4 глобальная 5 константная

Подробнее

Вопросы вступительного экзамена для магистров программы Технологии проектирования системного и прикладного программного обеспечения

Вопросы вступительного экзамена для магистров программы Технологии проектирования системного и прикладного программного обеспечения Вопросы вступительного экзамена для магистров программы 09.04.01.15 - Технологии проектирования системного и прикладного программного обеспечения ЧАСТЬ 1. ПРОГРАММИРОВАНИЕ 1. Основные понятия. Напишите

Подробнее

ЭФФЕКТИВНОЕ ПРОГРАММИРОВАНИЕ СОВРЕМЕННЫХ МИКРОПРОЦЕССОРОВ

ЭФФЕКТИВНОЕ ПРОГРАММИРОВАНИЕ СОВРЕМЕННЫХ МИКРОПРОЦЕССОРОВ Министерство образования и науки Российской Федерации НОВОСИБИРСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ЭФФЕКТИВНОЕ ПРОГРАММИРОВАНИЕ СОВРЕМЕННЫХ МИКРОПРОЦЕССОРОВ Утверждено Редакционно-издательским

Подробнее

2017 МГУ/ВМК/СП. Лекция 0x апреля

2017 МГУ/ВМК/СП. Лекция 0x апреля Лекция 0x17 29 апреля SATA: шина ввода/вывода 2 Чтение сектора (1) ЦПУ запускает чтение диска, записав по определенному адресу-порту оперативной памяти команду «чтение», номер логического блока, адрес

Подробнее

Лабораторная работа 1

Лабораторная работа 1 Лабораторная работа 1 «Исследование подсистемы памяти ЭВМ» Цель работы: Изучение иерархии, назначения и типов памяти ЭВМ. Исследование интерфейсов типовых запоминающих устройств. Задачи: 1. Изучение классификации

Подробнее

Топология вычислительной системы и топология вычислительного процесса. ЦКП ДВВР ИАПУ ДВО РАН 2011г

Топология вычислительной системы и топология вычислительного процесса. ЦКП ДВВР ИАПУ ДВО РАН 2011г Топология вычислительной системы и топология вычислительного процесса ЦКП ДВВР ИАПУ ДВО РАН 2011г Понятие топологии Тополоѓия раздел математики, изучающий в самом общем виде явление непрерывности, в частности

Подробнее

Операционные системы и оболочки

Операционные системы и оболочки Операционные системы и оболочки Лекция 6 Память Управление виртуальной памятью Одинцов Игорь Олегович igor_odintsov@mail.ru весна 2007 1 2 Иерархия классов памяти Для изучения мы в первую очередь выделим

Подробнее

Архитектура VLIW / EPIC

Архитектура VLIW / EPIC Архитектура VLIW / EPIC Классификация архитектур Скалярные С параллелизмом на уровне команд (ILP) Суперскалярные VLIW / EPIC Параллелизм на уровне команд (Instruction Level Parallelism) ILP-процессоры

Подробнее

Вычислительные Системы: Лекция 2: SMP, блокировки. Sartakov A. Vasily

Вычислительные Системы: Лекция 2: SMP, блокировки. Sartakov A. Vasily Вычислительные Системы: Лекция 2: SMP, блокировки Sartakov A. Vasily 12.10.2013 Agenda Приветствие новых участников ДЗ Доклады, обсуждение Память, SMP, блокировки Тема лекции Виды SMP систем Блокировки

Подробнее

МОДЕЛИРОВАНИЕ РАСПРЕДЕЛЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ РЕСУРСОВ С УЧЕТОМ ВЛИЯНИЯ БУФЕРИЗАЦИИ КОДА

МОДЕЛИРОВАНИЕ РАСПРЕДЕЛЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ РЕСУРСОВ С УЧЕТОМ ВЛИЯНИЯ БУФЕРИЗАЦИИ КОДА Математическое моделирование: методы, алгоритмы, технологии УДК 004.051 Е.П. Антышев, Ю.В. Тименков МОДЕЛИРОВАНИЕ РАСПРЕДЕЛЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ РЕСУРСОВ С УЧЕТОМ ВЛИЯНИЯ БУФЕРИЗАЦИИ КОДА Существует класс

Подробнее

Оглавление. Предисловие ко второму изданию...13 Введение...16 Благодарности...19

Оглавление. Предисловие ко второму изданию...13 Введение...16 Благодарности...19 Оглавление Предисловие ко второму изданию...13 Введение...16 Благодарности...19 Глава 1. Становление и эволюция цифровой вычислительной техники..20 Определение понятий «организация» и «архитектура»...21

Подробнее

8.ПРИМЕРНЫЕ ВОПРОСЫ ДЛЯ ПОДГОТОВКИ К ЭКЗАМЕНУ ПО ДИСЦИПЛИНЕ 1.Системы счисления. Позиционные и непозиционные системы счисления.

8.ПРИМЕРНЫЕ ВОПРОСЫ ДЛЯ ПОДГОТОВКИ К ЭКЗАМЕНУ ПО ДИСЦИПЛИНЕ 1.Системы счисления. Позиционные и непозиционные системы счисления. 8.ПРИМЕРНЫЕ ВОПРОСЫ ДЛЯ ПОДГОТОВКИ К ЭКЗАМЕНУ ПО ДИСЦИПЛИНЕ 1.Системы счисления. Позиционные и непозиционные системы счисления. Представление смешанного числа в любой системе счисления. 2.Системы счисления.

Подробнее

операций, которое исполняет процессор.

операций, которое исполняет процессор. Набор команд Набор команд -- это множество операций, которое исполняет процессор. Набор команд -- это та граница, где проектировщик компьютера и программист рассматривают Архитектуру, как единое целое.

Подробнее

Организация сетевого взаимодействия в вычислительных кластерах семейства «Эльбрус»

Организация сетевого взаимодействия в вычислительных кластерах семейства «Эльбрус» Организация сетевого взаимодействия в вычислительных кластерах семейства «Эльбрус» Авторы: Белянин Игорь Валерьевич Петраков Павел Юрьевич Докладчик: Белянин Игорь Валерьевич АО «МЦСТ» 9 февраля 06 О компании

Подробнее

Иерархия памяти. В.А.Савельев. Факультет математики, механики и компьютерных наук

Иерархия памяти. В.А.Савельев. Факультет математики, механики и компьютерных наук Иерархия памяти В.А.Савельев Факультет математики, механики и компьютерных наук Что такое иерархия памяти? Регистры 0 Скорость 1K Объем L1 Кэш 2-3 16-32K L2 Кэш ~10 512K - 4M L3 Кэш Основная память ~10-25

Подробнее

Оглавление. Предисловие к третьему изданию...13 Введение...16 Благодарности...19 От издательства...19

Оглавление. Предисловие к третьему изданию...13 Введение...16 Благодарности...19 От издательства...19 Оглавление Предисловие к третьему изданию...13 Введение...16 Благодарности...19 От издательства...19 Глава 1. Становление и эволюция цифровой вычислительной техники...20 Определение понятий «организация»

Подробнее

Эволюция процессоров Intel. February 3, 2017

Эволюция процессоров Intel. February 3, 2017 Эволюция процессоров Intel February 3, 2017 Что почитать? Скотт Мюллер. Модернизация и ремонт ПК. 19-издание (Глава 3) В. И. Юров. Assembler. 2-е издание (Глава 1, 2) Вычислительные устройства История

Подробнее

Hitachi Unified Storage

Hitachi Unified Storage Hitachi Unified Storage АНДРЕЙ НОВИКОВ ВЕДУЩИЙ СИСТЕМНЫЙ КОНСУЛЬТАНТ Hitachi Data Systems 2012. All rights reserved. Направления развития рынка Рост неструктурированных данных 100% 2,405ПБ 16,416ПБ Структурированные

Подробнее

Использование Shell-кода при распространении вредоносных программ. выполнил студент 4-го курса Московского Физико-Технического Института. Кацин А.С.

Использование Shell-кода при распространении вредоносных программ. выполнил студент 4-го курса Московского Физико-Технического Института. Кацин А.С. Использование Shell-кода при распространении вредоносных программ. выполнил студент 4-го курса Московского Физико-Технического Института Кацин А.С. Введение. Как правило, можно разбить методы распространения

Подробнее

ЛЕКЦИЯ 1: ТЕХНИЧЕСКИЕ СРЕДСТВА ОБРАБОТКИ ИНФОРМАЦИИ

ЛЕКЦИЯ 1: ТЕХНИЧЕСКИЕ СРЕДСТВА ОБРАБОТКИ ИНФОРМАЦИИ ЛЕКЦИЯ 1: ТЕХНИЧЕСКИЕ СРЕДСТВА ОБРАБОТКИ ИНФОРМАЦИИ В данной лекции рассматривается: архитектура персонального компьютера (ПК); принципы фон Неймана; магистрально-модульный принцип построения ПК; классификация

Подробнее

ИНДИКАТОР SUPER POST CODE Версия 2.1

ИНДИКАТОР SUPER POST CODE Версия 2.1 ИНДИКАТОР SUPER POST CODE Версия 2.1 Индикатор точек останова Материнских плат С Функцией Измерения Частоты Шины PCI и Анализом Текущего Состояния Шины 2 ВВЕДЕНИЕ В момент включения компьютера программа

Подробнее

Устройства, входящие в состав ЭВМ

Устройства, входящие в состав ЭВМ Зайди и скачай реферат на тему «Устройства, входящие в состав ЭВМ» по «программированию, компьютерам и кибернетике» на 10 страниц. 258207562 25 ноя 2010. Так какие же устройства входят в состав компьютера?

Подробнее

SOFTWARE DEFINED STORAGE ЧТО ЭТО ТАКОЕ?

SOFTWARE DEFINED STORAGE ЧТО ЭТО ТАКОЕ? SOFTWARE DEFINED STORAGE ЧТО ЭТО ТАКОЕ? 1 ОГРАНИЧЕНИЯ СУЩЕСТВУЮЩЕЙ АРХИТЕКТУРЫ Порты к серверам Материнка и CPU Порты к дискам Количество кэша 2 Среди внутренних интерфейсов подключения флеш накопителей

Подробнее

Эффективная реализация алгоритма ГОСТ с помощью технологии GPGPU. Алексей Кролевецкий Ведущий программист

Эффективная реализация алгоритма ГОСТ с помощью технологии GPGPU. Алексей Кролевецкий Ведущий программист Эффективная реализация алгоритма ГОСТ 28147-89 с помощью технологии GPGPU Алексей Кролевецкий Ведущий программист Описание проблематики Современное развитие ИТ-инфраструктур требует высоких скоростей шифрования

Подробнее

ИТ ИНФРАСТРУКТУРА ОРГАНИЗАЦИИ НА ПЛАТФОРМЕ HUAWEI, ТЕСТИРОВАНИЕ ПРОИЗВОДИТЕЛЬНОСТИ СХД OceanStor S2600T. Сергей Елисеев

ИТ ИНФРАСТРУКТУРА ОРГАНИЗАЦИИ НА ПЛАТФОРМЕ HUAWEI, ТЕСТИРОВАНИЕ ПРОИЗВОДИТЕЛЬНОСТИ СХД OceanStor S2600T. Сергей Елисеев ИТ ИНФРАСТРУКТУРА ОРГАНИЗАЦИИ НА ПЛАТФОРМЕ HUAWEI, ТЕСТИРОВАНИЕ ПРОИЗВОДИТЕЛЬНОСТИ СХД OceanStor S2600T Сергей Елисеев КАКУЮ ИТ ИНФРАСТРУКТУРУ ВЫБРАТЬ ДЛЯ ПЛАТФОРМЫ ORACLE? ПРЕДПОСЫЛКИ Производительность

Подробнее

Суперскалярный 64-х разрядный RISC микропроцессор встроенного применения

Суперскалярный 64-х разрядный RISC микропроцессор встроенного применения Суперскалярный 64-х разрядный RISC микропроцессор встроенного применения С.И. Аряшев, С. Г. Бобков, П.С. Зубковский Научно-исследовательский институт системных исследований РАН, bobkov@cs.niisi.ras.ru

Подробнее

Направление: «Информатика и вычислительная техника»

Направление: «Информатика и вычислительная техника» Направление: «Информатика и вычислительная техника» Профиль: «Компьютерные системы и сети» Решение задачи 1. Используя метод искусственной электро-тепловой аналогии строим тепловую модель блока (рисунок

Подробнее

СХД Supermicro Системы Small Business Cluster. Алексей Перестюк, «Оникс-Лтд»

СХД Supermicro Системы Small Business Cluster. Алексей Перестюк, «Оникс-Лтд» СХД Supermicro Системы Small Business Cluster Алексей Перестюк, «Оникс-Лтд» 30.11.2012 Программа Общая информация о производительности дисковой подсистемы серверов и СХД Серверы хранения данных (12 36

Подробнее